嵌入式异构多核体系的片上通信
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-13页 |
| ·研究背景 | 第9页 |
| ·相关现状 | 第9-10页 |
| ·研究难点 | 第10-11页 |
| ·本文主要工作 | 第11页 |
| ·本文组织结构 | 第11-13页 |
| 第2章 多核体系及其片上通信的研究概述 | 第13-27页 |
| ·多核体系研究概述 | 第13-19页 |
| ·同构多核与异构多核的架构特性 | 第14-18页 |
| ·嵌入式多核处理器的体系与需求特性 | 第18-19页 |
| ·多核处理器片上通信的研究概述 | 第19-25页 |
| ·传统MIMD并行体系及其通信方式 | 第20-21页 |
| ·多核处理器中的片上通信 | 第21-25页 |
| ·现存的主要问题 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 嵌入式异构多核体系的片上通信设计 | 第27-41页 |
| ·面向计算密集型应用的嵌入式异构多核处理器 | 第27-30页 |
| ·需求特性 | 第27-28页 |
| ·体系分析 | 第28-30页 |
| ·通信模型设计 | 第30-40页 |
| ·设计原则 | 第30-31页 |
| ·通信模型 | 第31-33页 |
| ·通信过程 | 第33-34页 |
| ·信息控制单元(ICU)设计 | 第34-38页 |
| ·与CELL的设计对比分析 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 片上通信的互连组织层次设计 | 第41-50页 |
| ·现有处理核的特性与分类 | 第41-42页 |
| ·控制密集型处理核 | 第41页 |
| ·计算密集型处理核 | 第41-42页 |
| ·基于双总线的片上互连组织层次 | 第42-49页 |
| ·“统一通信”模型 | 第42-43页 |
| ·设计原则 | 第43-44页 |
| ·通信通道 | 第44-49页 |
| ·本章小结 | 第49-50页 |
| 第5章 系统实现 | 第50-55页 |
| ·实现环境 | 第50-51页 |
| ·SoC实现 | 第51-52页 |
| ·系统配置 | 第52-53页 |
| ·应用实例 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第6章 仿真测试与分析 | 第55-63页 |
| ·“主-辅”通信架构模型测试 | 第55-58页 |
| ·测试模型 | 第55-56页 |
| ·对比分析 | 第56-58页 |
| ·“统一通信”层次模型测试 | 第58-62页 |
| ·测试模型 | 第58-60页 |
| ·对比分析 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第7章 总结与展望 | 第63-65页 |
| ·总结 | 第63-64页 |
| ·展望 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读硕士学位期间主要的研究成果 | 第69-70页 |
| 致谢 | 第70页 |
