| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 绪论 | 第7-9页 |
| ·本课题研究的背景 | 第7页 |
| ·国内外研究现状 | 第7-8页 |
| ·研究的目的和任务 | 第8页 |
| ·论文的结构安排 | 第8-9页 |
| 第2章 可编程逻辑器件的相关介绍 | 第9-15页 |
| ·可编程逻辑器件的编程元件 | 第9-11页 |
| ·熔丝和反熔丝开关元件 | 第9-10页 |
| ·紫外线擦除、电改写的EPROM（UVEPROM） | 第10页 |
| ·电擦除、电编程的EEPROM | 第10-11页 |
| ·闪存的特性与编程 | 第11页 |
| ·SRAM 编程元件 | 第11页 |
| ·CAD 设计流程 | 第11-13页 |
| ·可编程逻辑器件CPLD 与FPGA 的比较 | 第13-15页 |
| 第3章 CPLD/FPGA 的逻辑结构 | 第15-29页 |
| ·基于多路选择器的基本逻辑模块 | 第15-16页 |
| ·Shannon 展开定理 | 第15-16页 |
| ·ACT1 模块 | 第16页 |
| ·基于与或阵列的基本逻辑模块 | 第16-21页 |
| ·乘积项结构PLD 的逻辑实现原理 | 第16-17页 |
| ·基于乘积项的逻辑模块 | 第17-18页 |
| ·CPLD 与或阵列的输入端数目 | 第18页 |
| ·Altera Max 7000 系列的单元结构 | 第18-19页 |
| ·可共享扩展器 | 第19-20页 |
| ·并行扩展器 | 第20-21页 |
| ·基于查找表（LUT）的基本逻辑模块 | 第21-29页 |
| ·基于LUT 的LM 的实现原理 | 第21页 |
| ·LUT 与岛式FPGA 的面积和延迟的关系 | 第21-25页 |
| ·查找表和簇（cluster）的尺寸与FPGA 面积-速度项的关系 | 第25-26页 |
| ·互连矩阵的样式对逻辑模块的影响 | 第26-28页 |
| ·专用快速进位和借位逻辑 | 第28-29页 |
| 第4章 资源互连 | 第29-41页 |
| ·FPGA 的资源互连结构 | 第29-37页 |
| ·开关模块 | 第30-32页 |
| ·开关模块的拓扑结构 | 第30-31页 |
| ·一种改进型的开关模块的拓扑结构 | 第31-32页 |
| ·两种可编程开关的比较 | 第32-33页 |
| ·金属布线 | 第33-37页 |
| ·金属布线的种类 | 第33-34页 |
| ·金属线段的优化设计 | 第34-35页 |
| ·布线通道的设计 | 第35-36页 |
| ·不同线段和不同布线开关的组合设计 | 第36-37页 |
| ·CLPD 的资源互连 | 第37-38页 |
| ·Actel 的资源互连 | 第38-41页 |
| 第5章 在系统可编程技术的设计 | 第41-47页 |
| ·在系统可编程技术（ISP）的实现过程 | 第41-42页 |
| ·ISP 技术的数据读写时序 | 第42-44页 |
| ·一种改进型的灵敏放大器电路 | 第44-47页 |
| ·Already-on(native)元件的结构及其特性 | 第44页 |
| ·阵列式灵敏放大器的工作原理 | 第44-45页 |
| ·改进后的电路 | 第45-47页 |
| 第6章 基于FPGA 的自限时加法器的设计 | 第47-53页 |
| ·可编程逻辑器件的开发流程 | 第47页 |
| ·两种不同加法器的FPGA 实现 | 第47-51页 |
| ·一般加法器的FPGA 实现 | 第47-49页 |
| ·自限时加法器的FPGA 设计 | 第49-51页 |
| ·仿真结果 | 第51-53页 |
| 总结与展望 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 攻读硕士学位期间公开发表的论文 | 第58页 |
