| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 1 绪论 | 第8-14页 |
| ·研究背景及其意义 | 第8页 |
| ·数字化调制解调技术的现状发展及应用 | 第8-9页 |
| ·FPGA的发展以及设计流程 | 第9-12页 |
| ·本文主要研究内容与结构 | 第12-14页 |
| 2 调制解调方案的选取及实现平台 | 第14-25页 |
| ·调制解调方案的比较及选取 | 第14-17页 |
| ·2PSK和2DPSK | 第14-15页 |
| ·QDPSK,OQPSK与π/4QPSK | 第15-17页 |
| ·方案确定 | 第17页 |
| ·QDPSK调制解调算法 | 第17-19页 |
| ·系统开发语言Verilog HDL简介 | 第19-20页 |
| ·Altera公司的Quartus Ⅱ6.0开发平台 | 第20-24页 |
| ·Quartus Ⅱ6.0开发平台简介 | 第20-21页 |
| ·Quartus Ⅱ6.0的开发流程 | 第21-24页 |
| ·本章小节 | 第24-25页 |
| 3 系统方案设计及MATLAB的实现 | 第25-43页 |
| ·系统总体设计简介 | 第25-26页 |
| ·QDPSK调制系统 | 第25页 |
| ·QDPSK解调系统 | 第25-26页 |
| ·系统功能分析与模块划分 | 第26-27页 |
| ·QDPSK调制模块 | 第26页 |
| ·QDPSK解调模块 | 第26-27页 |
| ·QDPSK调制系统的设计实现及MATLAB实现 | 第27-30页 |
| ·串/并转换器的设计与实现 | 第27-28页 |
| ·差分编码器的设计与实现 | 第28-30页 |
| ·数控振荡器(NCO)的设计与实现 | 第30页 |
| ·乘法器的设计与实现 | 第30页 |
| ·加高斯白噪声之后的信号 | 第30-31页 |
| ·解调系统设计与实现 | 第31-42页 |
| ·数字下变频模块的设计与实现 | 第31-35页 |
| ·同步模块的设计及实现 | 第35-39页 |
| ·抽样判决模块的设计与实现 | 第39-40页 |
| ·差分解码模块及并/转换串的设计与实现 | 第40-42页 |
| ·本章小节 | 第42-43页 |
| 4 QDPSK调制解调的C++实现 | 第43-53页 |
| ·概述 | 第43页 |
| ·QDPSK调制解调系统的C++具体实现 | 第43-52页 |
| ·C++调制功能的具体实现 | 第43-44页 |
| ·C++解调功能的具体实现 | 第44页 |
| ·参数设置 | 第44-45页 |
| ·主要实现函数功能介绍 | 第45-50页 |
| ·实现结果 | 第50-52页 |
| ·本章小节 | 第52-53页 |
| 5 QDPSK调制解调器的Verilog HDL实现 | 第53-72页 |
| ·概述 | 第53页 |
| ·具体实现概述 | 第53页 |
| ·系统主要参数 | 第53页 |
| ·QDPSK调制系统的Verilog HDL实现 | 第53-61页 |
| ·串/并转换模块 | 第54-55页 |
| ·差分编码器模块 | 第55-56页 |
| ·数控振荡器(NCO)模块 | 第56-58页 |
| ·载波调制模块 | 第58-60页 |
| ·QDPSK调制系统的具体实现原理框图 | 第60-61页 |
| ·QDPSK解调系统的Verilog HDL实现 | 第61-70页 |
| ·乘法器模块 | 第61-62页 |
| ·低通滤波器模块 | 第62-67页 |
| ·数控振荡器(NCO)模块 | 第67页 |
| ·同步模块 | 第67-68页 |
| ·抽样判决模块 | 第68页 |
| ·差分解码及并/串转换模块 | 第68-70页 |
| ·QDPSK解调系统的具体实现原理框图 | 第70页 |
| ·系统调试总结 | 第70-71页 |
| ·本章小节 | 第71-72页 |
| 6 结论及展望 | 第72-74页 |
| ·结论 | 第72页 |
| ·展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |