| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-14页 |
| ·概述 | 第7-12页 |
| ·嵌入式系统 | 第7-8页 |
| ·SOC技术发展情况 | 第8-9页 |
| ·SOPC技术发展情况 | 第9-12页 |
| ·本论文研究的目的及意义 | 第12页 |
| ·本论文的内容安排 | 第12-14页 |
| 2 Nios II处理器系统 | 第14-30页 |
| ·Nios II处理器系统的组成 | 第14-20页 |
| ·Nios II处理器内核 | 第14-18页 |
| ·Nios II系统外围设备库 | 第18-19页 |
| ·片上Avalon总线及各个接口 | 第19-20页 |
| ·Nios II相比其它嵌入式处理器的优势 | 第20-21页 |
| ·Nios II处理器相比DSP的优势 | 第21页 |
| ·Nios II嵌入式系统开发流程 | 第21-26页 |
| ·开发工具介绍 | 第21-24页 |
| ·系统开发流程 | 第24-26页 |
| ·Nios II处理器的启动过程及启动方式分析 | 第26-29页 |
| ·本章小节 | 第29-30页 |
| 3 系统信号处理模块设计及调试 | 第30-57页 |
| ·FIR滤波器的设计与实现 | 第31-35页 |
| ·FIR滤波器结构 | 第31页 |
| ·FIR滤波器设计步骤 | 第31-32页 |
| ·用窗函数法设计FIR滤波器 | 第32-33页 |
| ·FIR滤波器在Nios II中设计及优化方法 | 第33-35页 |
| ·正交数字下变频模块的设计与实现 | 第35-39页 |
| ·数字混频正交变换 | 第35-36页 |
| ·数字下变频系统方案设计 | 第36-37页 |
| ·数字下变频模块的仿真及实验结果 | 第37-39页 |
| ·脉冲压缩模块设计 | 第39-47页 |
| ·线性调频信号脉冲压缩方案 | 第39-40页 |
| ·FFT算法在Nios II处理器中的实现 | 第40-44页 |
| ·脉冲压缩模块的仿真及实验结果 | 第44-47页 |
| ·动目标检测(MTD)模块设计 | 第47-51页 |
| ·MTD检测原理 | 第47-49页 |
| ·MTD在Nios II处理器中的实现 | 第49-50页 |
| ·动目标检测模块的实验结果 | 第50-51页 |
| ·恒虚警模块设计 | 第51-55页 |
| ·CFAR基本原理 | 第52-53页 |
| ·选大统计恒虚警(GO-CRAR) | 第53-54页 |
| ·恒虚警(CFAR)模块在Nios II中的实现 | 第54-55页 |
| ·本章小节 | 第55-57页 |
| 4 系统控制模块设计及调试 | 第57-69页 |
| ·键盘模块设计 | 第57-60页 |
| ·显示模块设计 | 第60-61页 |
| ·通用异步串行接口(UART)设计 | 第61-63页 |
| ·UART模块功能描述 | 第61-62页 |
| ·UART的调试 | 第62-63页 |
| ·USB控制模块设计 | 第63-67页 |
| ·CY7C68001介绍 | 第63-64页 |
| ·Nios II和CY7C68001的软件接口设计 | 第64-67页 |
| ·PC侧的软件实现 | 第67页 |
| ·本章小节 | 第67-69页 |
| 5 优化系统、提升系统性能的多种途径及其实验结果 | 第69-78页 |
| ·系统优化途径 | 第69-77页 |
| ·本章小节 | 第77-78页 |
| 6 结束语 | 第78-80页 |
| ·总结 | 第78页 |
| ·展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |