| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-8页 |
| 1 绪论 | 第8-16页 |
| ·接入网概述 | 第8-11页 |
| ·接入网 | 第8-10页 |
| ·光纤接入网 | 第10-11页 |
| ·PON的发展及前景 | 第11-14页 |
| ·APON | 第11页 |
| ·EPON | 第11-12页 |
| ·GPON | 第12页 |
| ·三种PON技术的比较 | 第12-14页 |
| ·本论文的主要工作 | 第14-16页 |
| ·原检测电路板的不足 | 第14-15页 |
| ·改进方案 | 第15-16页 |
| 2 APON系统ONT功能检测 | 第16-21页 |
| ·APON系统ONT的总体方案 | 第16-18页 |
| ·APON系统中ONT功能的检测内涵及实现方法 | 第18-19页 |
| ·检测系统总体方案 | 第19-20页 |
| ·小结 | 第20-21页 |
| 3 检测系统关键技术分析 | 第21-33页 |
| ·上行突发发送和突发接收 | 第21-22页 |
| ·上行突发发送 | 第21页 |
| ·上行突发接收 | 第21-22页 |
| ·突发同步 | 第22-25页 |
| ·相关同步法 | 第23-24页 |
| ·门控振荡器法 | 第24-25页 |
| ·扰码技术 | 第25-30页 |
| ·扰码和解扰 | 第25-26页 |
| ·伪随机序列发生器 | 第26-27页 |
| ·帧同步扰码 | 第27-28页 |
| ·分布抽样扰码 | 第28页 |
| ·自同步扰码 | 第28-29页 |
| ·串行扰码和并行扰码 | 第29-30页 |
| ·前后台通信 | 第30-31页 |
| ·计算机与外设的通信方式 | 第30页 |
| ·计算机并口通信 | 第30-31页 |
| ·小结 | 第31-33页 |
| 4 检测系统硬件电路设计 | 第33-57页 |
| ·检测板电路概述和整体方案 | 第33-34页 |
| ·FPGA芯片的选择 | 第34-35页 |
| ·电路板供电设计 | 第35-37页 |
| ·FPGA芯片程序配置电路设计 | 第37-40页 |
| ·FPGA配置模式选择 | 第37页 |
| ·主从模式接口及加载控制电路 | 第37-39页 |
| ·JTAG口下载3.3V容限设计 | 第39-40页 |
| ·光模块及其与FPGA芯片的接口电路设计 | 第40-46页 |
| ·RTXM168T-A-2突发模式光收发机 | 第40-41页 |
| ·LVPECL和LVDS电平 | 第41-45页 |
| ·光模块外围电路设计 | 第45-46页 |
| ·控制和指示电路设计 | 第46-47页 |
| ·检测板与计算机的并行口通信电路 | 第47-49页 |
| ·检测板PCB设计 | 第49-54页 |
| ·传输线理论 | 第49-50页 |
| ·信号完整性分析 | 第50-51页 |
| ·电磁兼容性 | 第51-52页 |
| ·PCB中的走线策略 | 第52-54页 |
| ·电路板的层叠堆叠结构 | 第54页 |
| ·检测电路板的PCB图和实物图 | 第54-56页 |
| ·小结 | 第56-57页 |
| 5 FPGA逻辑功能设计修改及优化 | 第57-66页 |
| ·VHDL语言及Xilinx的ISE 7.1开发平台 | 第57-58页 |
| ·VHDL语言概述 | 第57页 |
| ·XILINX的ISE 7.1开发平台 | 第57-58页 |
| ·原检测板FPGA逻辑设计 | 第58-59页 |
| ·系统时钟设计改进 | 第59-61页 |
| ·上行信元接收处理模块 | 第61-65页 |
| ·原上行信元接收处理模块设计 | 第61-62页 |
| ·上行接收模块的修改方案 | 第62-63页 |
| ·异步FIFO模块 | 第63-64页 |
| ·FIFO控制模块 | 第64页 |
| ·比特同步通道选择控制模块 | 第64-65页 |
| ·小结 | 第65-66页 |
| 6 调试 | 第66-68页 |
| ·检测板硬件电路调试 | 第66页 |
| ·FPGA逻辑功能验证 | 第66页 |
| ·ONT总体调试、功能检测 | 第66-67页 |
| ·小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 攻读硕士期间参与的科研项目 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |