| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-10页 |
| ·课题背景及意义 | 第8页 |
| ·课题主要研究内容 | 第8-9页 |
| ·论文结构安排 | 第9-10页 |
| 第二章 Viterbi算法基础 | 第10-20页 |
| ·卷积码简介 | 第10页 |
| ·卷积码编码 | 第10-13页 |
| ·状态图法 | 第11页 |
| ·网格图法 | 第11-13页 |
| ·Viterbi算法 | 第13-17页 |
| ·Viterbi算法基本概念 | 第13-16页 |
| ·Viterbi译码器结构 | 第16-17页 |
| ·删余码介绍 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 IEEE802.11a下OFDM系统中卷积码应用 | 第20-34页 |
| ·IEEE802.11a下OFDM系统 | 第20-23页 |
| ·IEEE802.11a简介 | 第20页 |
| ·OFDM算法 | 第20-21页 |
| ·802.11a下(2,1,7)卷积码 | 第21页 |
| ·OFDM下Viterbi算法 | 第21-23页 |
| ·高速Viterbi译码器瓶颈分析 | 第23-24页 |
| ·传统Viterbi译码器设计 | 第23页 |
| ·802.11a下Viterbi译码器设计 | 第23-24页 |
| ·改进的加－比－选算法 | 第24-28页 |
| ·基二、基四算法概念 | 第24-26页 |
| ·传统的加－比－选算法 | 第26-27页 |
| ·本文提出的加－比－选算法 | 第27-28页 |
| ·新型回溯算法 | 第28-33页 |
| ·传统幸存路径存储器管理方法 | 第28-29页 |
| ·传统回溯算法 | 第29-31页 |
| ·新型回溯算法 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 Viterbi译码器算法仿真 | 第34-42页 |
| ·仿真安排 | 第34页 |
| ·OFDM系统平台下基四Viterbi译码器仿真 | 第34-37页 |
| ·仿真平台介绍 | 第34-35页 |
| ·回溯长度仿真 | 第35页 |
| ·判决方式仿真 | 第35-37页 |
| ·新型结构的Viterbi仿真 | 第37-40页 |
| ·初始整体度量寄存器的改进仿真 | 第37页 |
| ·归一化模块的改进仿真 | 第37页 |
| ·回溯方法的改进仿真 | 第37-40页 |
| ·整体仿真 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第五章 基四Viterbi译码器硬件设计 | 第42-53页 |
| ·模块划分 | 第42-43页 |
| ·分支度量单元设计 | 第43-44页 |
| ·加－比－选单元设计 | 第44-47页 |
| ·加法单元 | 第44页 |
| ·比较单元 | 第44-46页 |
| ·归一化单元 | 第46-47页 |
| ·回溯单元设计 | 第47-50页 |
| ·Xilinx双口RAM IP核介绍 | 第47-48页 |
| ·新型回溯单元结构 | 第48-50页 |
| ·先进后出单元 | 第50页 |
| ·顶层Viterbi译码器设计 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 Viterbi译码器IC设计讨论 | 第53-63页 |
| ·从FPGA到ASIC | 第53-57页 |
| ·ASIC概念 | 第53-54页 |
| ·从FPGA到ASIC | 第54-55页 |
| ·ASIC设计流程 | 第55-57页 |
| ·Viterbi译码器ASIC设计 | 第57-58页 |
| ·其它考虑 | 第58-63页 |
| ·低功耗设计 | 第59-60页 |
| ·可测试性设计 | 第60-61页 |
| ·Viterbi译码器ASIC设计讨论 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第七章 总结展望 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 作者在攻读硕士期间的主要研究成果 | 第68-69页 |
| 附录 | 第69-71页 |