| 摘要 | 第1-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第8-10页 |
| 第1章 绪论 | 第10-17页 |
| ·信道编码技术的背景 | 第10-13页 |
| ·数字通信系统 | 第10-11页 |
| ·信道编码技术发展 | 第11-13页 |
| ·LDPC码的研究现状 | 第13-16页 |
| ·论文的选题意义及结构 | 第16-17页 |
| 第2章 LDPC码概述 | 第17-32页 |
| ·LDPC码基础 | 第17-20页 |
| ·LDPC码的描述和图模型表达 | 第17-18页 |
| ·LDPC码的环分析 | 第18-20页 |
| ·LDPC码的主要编码算法 | 第20-24页 |
| ·构造算法 | 第20-22页 |
| ·编码算法 | 第22-24页 |
| ·LDPC码的迭代译码 | 第24-32页 |
| ·和积译码算法 | 第24-29页 |
| ·最小和积译码算法 | 第29-32页 |
| 第3章 基于范德蒙矩阵的构造算法 | 第32-40页 |
| ·准循环Q矩阵 | 第32-33页 |
| ·Q矩阵定义 | 第32页 |
| ·准循环Q矩阵性质 | 第32-33页 |
| ·生成Q矩阵 | 第33页 |
| ·完全循环差集 | 第33-36页 |
| ·定义 | 第33-34页 |
| ·完全循环差集的生成 | 第34-36页 |
| ·基于范德蒙矩阵LDPC的构造 | 第36-37页 |
| ·基于范德蒙阵构造法的LDPC码的仿真 | 第37-40页 |
| ·仿真1:不同维子矩阵之间的仿真对比 | 第37-38页 |
| ·仿真2:不同构造法之间的对比 | 第38-39页 |
| ·小结 | 第39-40页 |
| 第4章 基于ASIP架构的LDPC编码器 | 第40-58页 |
| ·ASIP概述 | 第40-43页 |
| ·ASIP的优势 | 第40-41页 |
| ·ASIP的总体结构 | 第41-42页 |
| ·ASIP的设计流程 | 第42-43页 |
| ·指令集的选取验证 | 第43-44页 |
| ·MIPS指令集 | 第43-44页 |
| ·指令集的选取和验证 | 第44页 |
| ·处理器的选择和改进 | 第44-48页 |
| ·MIPS处理器 | 第44-46页 |
| ·MIPS处理器的微结构的改进 | 第46-48页 |
| ·算法仿真与RTL实现 | 第48-58页 |
| 第5章 LDPC编码器的FPGA实现 | 第58-63页 |
| ·基于FPGA设计的流程介绍 | 第58-60页 |
| ·XILINX VIRTEX-4系列XC4VSX35器件开发板 | 第60-61页 |
| ·测试结果 | 第61-63页 |
| 第6章 总结和展望 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间论文情况 | 第68-69页 |
| 攻读硕士学位期间专利情况 | 第69-70页 |
| 致谢 | 第70页 |