便携式雷达信号处理机的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景与意义 | 第9-10页 |
| ·国内外研究动态 | 第10-11页 |
| ·国外研究动态 | 第10-11页 |
| ·国内研究动态 | 第11页 |
| ·雷达信号处理的发展状况 | 第11-13页 |
| ·本文的主要工作 | 第13-14页 |
| 第二章 步进变频穿墙探测雷达基本原理 | 第14-20页 |
| ·回波模型 | 第14-15页 |
| ·工作原理 | 第15-18页 |
| ·目标检测 | 第18-19页 |
| ·目标定位 | 第19页 |
| ·小结 | 第19-20页 |
| 第三章 信号处理机的系统结构设计 | 第20-32页 |
| ·穿墙探测雷达整机系统结构 | 第20-21页 |
| ·信号处理机的系统结构设计 | 第21-31页 |
| ·设计要求 | 第21-22页 |
| ·设计思路 | 第22-23页 |
| ·主要器件选型 | 第23-28页 |
| ·方案确定 | 第28-29页 |
| ·方案可行性分析 | 第29-31页 |
| ·小结 | 第31-32页 |
| 第四章 信号处理机的硬件电路设计 | 第32-45页 |
| ·DSP 模块电路设计 | 第32-35页 |
| ·总线挂接SDRAM 与FLASH 设计 | 第32-33页 |
| ·链路口设计 | 第33页 |
| ·通用FLAG、外部中断IRQ、外部DMA 设计 | 第33-34页 |
| ·DSP 仲裁信号处理 | 第34页 |
| ·JTAG 接口设计 | 第34-35页 |
| ·FPGA 模块电路设计 | 第35-36页 |
| ·配置电路设计 | 第35-36页 |
| ·通用I/O 接口设计 | 第36页 |
| ·双口RAM 电路设计 | 第36-37页 |
| ·USB 模块电路设计 | 第37-39页 |
| ·从属FIFO 接口设计 | 第37-38页 |
| ·EEPROM 引导加载设计 | 第38-39页 |
| ·电源模块设计 | 第39-40页 |
| ·设计要求 | 第39页 |
| ·电源芯片选型及供电设计 | 第39-40页 |
| ·时钟模块设计 | 第40-41页 |
| ·复位模块设计 | 第41页 |
| ·PCB 设计 | 第41-44页 |
| ·PCB 叠层设计 | 第41-42页 |
| ·元件布局设计 | 第42-43页 |
| ·布线 | 第43-44页 |
| ·小结 | 第44-45页 |
| 第五章 定位模式下的DSP 算法软件开发 | 第45-60页 |
| ·软件开发系统及开发流程介绍 | 第45-46页 |
| ·开发系统 | 第45-46页 |
| ·开发流程 | 第46页 |
| ·C/C++与汇编语言混合编程 | 第46-48页 |
| ·编程语言选择 | 第46-47页 |
| ·混合编程的接口规范与标准 | 第47-48页 |
| ·算法软件开发 | 第48-59页 |
| ·算法DSP 流程 | 第48-49页 |
| ·头文件及链接描述文件设计 | 第49-51页 |
| ·DSP 初始化 | 第51-53页 |
| ·获取参数 | 第53-54页 |
| ·待处理数据输入 | 第54页 |
| ·数据处理 | 第54-58页 |
| ·运算结果输出 | 第58-59页 |
| ·验证DSP 运算结果 | 第59页 |
| ·小结 | 第59-60页 |
| 第六章 硬件系统调试及FPGA 部分接口设计 | 第60-76页 |
| ·硬件系统调试 | 第60-65页 |
| ·电源、复位及时钟电路调试 | 第60-62页 |
| ·DSP 模块调试 | 第62-63页 |
| ·FPGA 模块调试 | 第63页 |
| ·双口RAM 调试 | 第63-64页 |
| ·USB 调试 | 第64-65页 |
| ·FPGA 部分接口设计 | 第65-74页 |
| ·中心控制器总体设计 | 第66-68页 |
| ·双口RAM 接口设计 | 第68-71页 |
| ·USB 从属FIFO 接口设计 | 第71-74页 |
| ·相关照片 | 第74-75页 |
| ·小结 | 第75-76页 |
| 第七章 全文总结 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
