| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-17页 |
| ·高速并行信号处理硬件实现技术的发展和研究意义 | 第11-14页 |
| ·高速并行信号处理硬件实现技术的发展 | 第11-13页 |
| ·研究意义和应用前景 | 第13-14页 |
| ·国内外发展动态 | 第14-15页 |
| ·本文的主要工作 | 第15-17页 |
| 第二章 高速数字采集板设计 | 第17-39页 |
| ·信号采样理论 | 第17-19页 |
| ·带通信号采样理论 | 第17-18页 |
| ·中频信号的采样 | 第18-19页 |
| ·模数转换器(ADC)设计 | 第19-24页 |
| ·ADC 芯片的选择 | 第19-22页 |
| ·AD9218 | 第22-23页 |
| ·基于AD9218 的数据采集模块设计 | 第23-24页 |
| ·ADC 采集板PCB 设计 | 第24-32页 |
| ·共模干扰 | 第25页 |
| ·差模干扰 | 第25-26页 |
| ·电磁辐射和电流回路 | 第26-28页 |
| ·电源层划分和退耦电容 | 第28-30页 |
| ·高速电路PCB 设计的具体措施 | 第30-32页 |
| ·ADC 采集板板载FPGA 设计 | 第32-37页 |
| ·发送端与接收端系统设计 | 第33-35页 |
| ·DDR 信号产生电路：ODDR 逻辑 | 第35-36页 |
| ·DCM 时钟模块配置 | 第36页 |
| ·实现结果 | 第36-37页 |
| ·本章小结 | 第37-39页 |
| 第三章 高速并行DSP 硬件系统设计 | 第39-52页 |
| ·复合耦合形式的多处理器硬件结构设计 | 第39-40页 |
| ·系统综述 | 第39-40页 |
| ·多处理器复合耦合结构模型 | 第40-45页 |
| ·高速链路口耦合模型 | 第41-42页 |
| ·外部总线耦合方式 | 第42-45页 |
| ·共享总线的FPGA 设计 | 第45-51页 |
| ·FPGA 对SDRAM 的总线访问 | 第45-49页 |
| ·FPGA 与DSP 系统之间的总线仲裁机制和总线控制器的设计与实现 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 并行算法设计及快速傅立叶变换 | 第52-63页 |
| ·并行算法的基本概念 | 第52-55页 |
| ·并行算法性能指标 | 第53-54页 |
| ·加速比定律：Amdahl 定律和Gustafson 定律 | 第54-55页 |
| ·设计并行算法一般方法 | 第55-58页 |
| ·算法并行化的思路 | 第55-56页 |
| ·并行算法设计策略 | 第56-58页 |
| ·频率抽取的基二快速傅立叶变换 | 第58-61页 |
| ·快速傅里叶变换原理 | 第58-59页 |
| ·基-2 FFT 算法 | 第59-61页 |
| ·本章小结 | 第61-63页 |
| 第五章 基于4 TS201 DSP 硬件平台的并行FFT 算法设计 | 第63-79页 |
| ·FFT 算法的并行化策略 | 第63-65页 |
| ·频率抽取FFT 算法的并行性 | 第63-64页 |
| ·时间抽取FFT 算法的并行性 | 第64页 |
| ·FFT 算法的串行性 | 第64-65页 |
| ·粗粒度块分配流水线并行算法实现 | 第65-71页 |
| ·流水线块分配算法的并行化方法 | 第66-68页 |
| ·针对硬件系统优化的进一步算法重构 | 第68-69页 |
| ·块分配流水线并行算法的程序实现 | 第69-71页 |
| ·中粒度频率抽取FFT 算法的并行实现 | 第71-78页 |
| ·采用分治策略的数据分割方法 | 第72-75页 |
| ·运行时间及加速比分析 | 第75页 |
| ·中粒度并行算法的程序实现 | 第75-78页 |
| ·本章小结 | 第78-79页 |
| 第六章 并行算法的性能测试 | 第79-92页 |
| ·测试平台介绍 | 第79-81页 |
| ·测试平台硬件框图 | 第79-80页 |
| ·DSP 并行算法性能测试方法 | 第80-81页 |
| ·粗粒度块分配流水线FFT 算法性能测试 | 第81-85页 |
| ·中粒度并行频率抽取FFT 算法性能测试 | 第85-90页 |
| ·本章小结 | 第90-92页 |
| 第七章 总结 | 第92-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-97页 |
| 附录 | 第97-98页 |
| 作者攻硕期间取得的成果 | 第98-99页 |
