| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 研究背景及研究意义 | 第8-9页 |
| 1.2 FPGA在图像系统当中的应用 | 第9-10页 |
| 1.3 本文主要研究内容 | 第10-12页 |
| 第2章 静态图像压缩标准JPEG2000及其优化结构 | 第12-40页 |
| 2.1 静态图像压缩标准JPEG2000的基本介绍 | 第12-13页 |
| 2.2 JPEG2000整体编码结构 | 第13-14页 |
| 2.3 Tier1编码过程 | 第14-18页 |
| 2.3.1 BPC的工作原理 | 第14-16页 |
| 2.3.2 MQ编码器的工作原理 | 第16-18页 |
| 2.4 改进结构 | 第18-30页 |
| 2.4.1 MQ编码器改进结构的研究现状 | 第19-20页 |
| 2.4.2 Index值预测模块 | 第20-21页 |
| 2.4.3 主体编码模块的流水线结构 | 第21-23页 |
| 2.4.4 Qe的存储优化 | 第23页 |
| 2.4.5 Renorm信号的产生 | 第23-24页 |
| 2.4.6 寄存器C更新加法器的优化 | 第24-25页 |
| 2.4.7 压缩字节输出的简化 | 第25页 |
| 2.4.8 MASK信号生成的优化 | 第25-26页 |
| 2.4.9 针对无效CXD对的中断处理 | 第26页 |
| 2.4.10 BPC与MQ编码器的并行接口设计 | 第26-28页 |
| 2.4.11 重排电路 | 第28-29页 |
| 2.4.12 异步并入串出FIFO组 | 第29-30页 |
| 2.5 改进结构的功能仿真和综合 | 第30-39页 |
| 2.5.1 改进结构的功能仿真方案 | 第30-31页 |
| 2.5.2 MQ编码器改进结构的功能仿真结果 | 第31-35页 |
| 2.5.3 BPC-MQ编码器并行接口设计功能仿真 | 第35-37页 |
| 2.5.4 改进结构的综合结果 | 第37-39页 |
| 2.6 本章小结 | 第39-40页 |
| 第3章 系统搭建 | 第40-64页 |
| 3.1 系统整体结构 | 第40-41页 |
| 3.2 开发平台及主要开发工具介绍 | 第41-42页 |
| 3.2.1 XILINXML505开发板介绍 | 第41-42页 |
| 3.2.2 XILINXISESUIT开发工具介绍 | 第42页 |
| 3.3 图像采集模块及其相关配置 | 第42-51页 |
| 3.3.1 摄像头的基本类型及选择 | 第43页 |
| 3.3.2 OV9650摄像头的基本概况 | 第43-44页 |
| 3.3.3 摄像头外围电路设计 | 第44-45页 |
| 3.3.4 摄像头工作模式配置 | 第45-48页 |
| 3.3.5 摄像头采集控制 | 第48-49页 |
| 3.3.6 SRAM缓存读写控制 | 第49-51页 |
| 3.4 图像传输模块及其实现 | 第51-62页 |
| 3.4.1 Microblaze的介绍 | 第51-52页 |
| 3.4.2 Microblaze的PLB总线配置 | 第52-53页 |
| 3.4.3 数据传输方式的选择 | 第53-54页 |
| 3.4.4 W5500以太网模块介绍 | 第54页 |
| 3.4.5 W5500以太网模块的SPI总线模式 | 第54-57页 |
| 3.4.6 SPI总线的实现方式 | 第57-62页 |
| 3.5 PC接收站的实现 | 第62-63页 |
| 3.6 本章小结 | 第63-64页 |
| 第4章 系统功能验证 | 第64-84页 |
| 4.1 模块功能验证 | 第64-71页 |
| 4.1.1 摄像头模块功能验证 | 第64-68页 |
| 4.1.2 JPEG2000编码器功能验证 | 第68-69页 |
| 4.1.3 W5500以太网模块传输功能验证 | 第69-71页 |
| 4.2 系统整体验证 | 第71-81页 |
| 4.2.1 系统连接 | 第71-73页 |
| 4.2.2 系统运行测试 | 第73-79页 |
| 4.2.3 压缩图像预览 | 第79-81页 |
| 4.3 系统相关性能参数 | 第81-83页 |
| 4.4 本章小结 | 第83-84页 |
| 第5章 总结与展望 | 第84-88页 |
| 参考文献 | 第88-92页 |
| 发表论文和参加科研情况说明 | 第92-94页 |
| 致谢 | 第94页 |
