机载雷达目标检测空时自适应处理器的设计与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-24页 |
| 1.1 研究背景和意义 | 第18-19页 |
| 1.2 国内外研究现状 | 第19-21页 |
| 1.2.1 降维算法研究 | 第20页 |
| 1.2.2 实时实现研究 | 第20-21页 |
| 1.3 本文的主要内容及安排 | 第21-24页 |
| 第二章 机载雷达回波信号模型及STAP方法 | 第24-42页 |
| 2.1 引言 | 第24页 |
| 2.2 信号模型 | 第24-26页 |
| 2.3 空-时自适应处理原理 | 第26-28页 |
| 2.4 降维空时自适应处理原理 | 第28-35页 |
| 2.4.1 3DT方法 | 第30-32页 |
| 2.4.2 JDL方法 | 第32-33页 |
| 2.4.3 多级维纳滤波器 | 第33-35页 |
| 2.5 3CIAP方法 | 第35-37页 |
| 2.6 基于3CIAP算法的理论分析 | 第37-41页 |
| 2.6.1 杂波抑制能力 | 第37-39页 |
| 2.6.2 运算复杂度分析 | 第39-41页 |
| 2.7 本章小结 | 第41-42页 |
| 第三章 多片FPGA并行处理系统 | 第42-48页 |
| 3.1 引言 | 第42页 |
| 3.2 STAP处理器介绍 | 第42-43页 |
| 3.3 算法并行性分析及映射方案 | 第43-46页 |
| 3.3.1 算法的并行性分析 | 第43-45页 |
| 3.3.2 映射方案 | 第45-46页 |
| 3.4 多片FPGA并行处理系统 | 第46-47页 |
| 3.5 本章小结 | 第47-48页 |
| 第四章 空-时子空间变换技术的实现研究 | 第48-60页 |
| 4.1 引言 | 第48-49页 |
| 4.2 FFT处理器基本实现结构 | 第49-54页 |
| 4.2.1 存储单元迭代结构 | 第49-51页 |
| 4.2.2 阵列结构 | 第51页 |
| 4.2.3 流水线结构 | 第51-54页 |
| 4.3 FFT处理器硬件电路设计 | 第54-55页 |
| 4.4 模块设计 | 第55-59页 |
| 4.4.1 蝶形运算模块 | 第55-56页 |
| 4.4.2 乘法器模块 | 第56-58页 |
| 4.4.3 控制模块 | 第58页 |
| 4.4.4 倒位序输出模块 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第五章 CSA-MWF算法实现研究 | 第60-72页 |
| 5.1 引言 | 第60页 |
| 5.2 CSA-MWF整体架构 | 第60-62页 |
| 5.3 模块设计 | 第62-69页 |
| 5.3.1 前向递推模块 | 第62-67页 |
| 5.3.2 后向递推模块 | 第67-69页 |
| 5.3.3 权重求解模块 | 第69页 |
| 5.4 本章小结 | 第69-72页 |
| 第六章 STAP处理器验证 | 第72-82页 |
| 6.1 引言 | 第72页 |
| 6.2 验证目标 | 第72页 |
| 6.3 验证平台 | 第72-73页 |
| 6.4 回波数据 | 第73-74页 |
| 6.5 滤波结果 | 第74页 |
| 6.6 功能仿真及误差分析 | 第74-79页 |
| 6.7 本章小结 | 第79-82页 |
| 第七章 总结与展望 | 第82-84页 |
| 7.1 论文总结 | 第82-83页 |
| 7.2 工作展望 | 第83-84页 |
| 参考文献 | 第84-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
