| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·USB 产生的背景及发展历史 | 第7页 |
| ·USB 总线概述 | 第7-12页 |
| ·USB 物理特性 | 第7-8页 |
| ·USB 总线拓扑结构 | 第8-9页 |
| ·USB 数据传输类型 | 第9-10页 |
| ·USB 应用范围分类 | 第10页 |
| ·USB 总线特征 | 第10-12页 |
| ·论文背景 | 第12页 |
| ·论文研究内容及结构 | 第12-13页 |
| 第二章 USB2.0PHY IP 验证系统总体设计方案 | 第13-35页 |
| ·USB IP 系统验证技术 | 第13-15页 |
| ·验证方法分类 | 第13-14页 |
| ·验证流程 | 第14-15页 |
| ·IP 核 | 第15-19页 |
| ·IP 核产生背景 | 第15-16页 |
| ·IP 核研发流程 | 第16-18页 |
| ·IP 核来源和分类 | 第18-19页 |
| ·UTMI 规范 | 第19-24页 |
| ·UTMI 功能模块分析 | 第19-20页 |
| ·UTMI 工作原理 | 第20-21页 |
| ·基于UTMI 规范的USB2.0 体系结构 | 第21-22页 |
| ·基于UTMI 规范的USB2.0PHY 信号 | 第22-24页 |
| ·USB2.0PHY IP 验证系统总体设计方案 | 第24-34页 |
| ·总体设计目标 | 第24页 |
| ·总体设计思路 | 第24-25页 |
| ·验证系统硬件平台 | 第25-26页 |
| ·硬件平台主要芯片 | 第26-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 USB2.0PHY IP 验证系统逻辑设计 | 第35-59页 |
| ·USB2.0PHY IP 验证系统逻辑设计流程及框架 | 第35-37页 |
| ·逻辑设计流程 | 第35页 |
| ·逻辑设计框架 | 第35-37页 |
| ·逻辑设计各模块功能 | 第37-38页 |
| ·发送单板相关逻辑设计 | 第38-51页 |
| ·CPU 模块设计 | 第38-44页 |
| ·SSRAM 模块设计 | 第44-47页 |
| ·USB 模块逻辑设计 | 第47-50页 |
| ·传送FIFO 模块设计 | 第50-51页 |
| ·接收单板相关逻辑设计 | 第51-58页 |
| ·CPU 模块设计 | 第51-53页 |
| ·SSRAM 模块设计 | 第53-54页 |
| ·USB 模块设计 | 第54-56页 |
| ·接收FIFO 模块设计 | 第56-57页 |
| ·比较模块设计 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第四章 USB2.0PHY IP 验证系统逻辑设计仿真结果 | 第59-67页 |
| ·VerilogHDL 语言及仿真平台 | 第59-60页 |
| ·VerilogHDL 语言 | 第59页 |
| ·仿真平台 | 第59-60页 |
| ·逻辑功能仿真、综合与调试 | 第60-64页 |
| ·逻辑功能仿真 | 第60-62页 |
| ·逻辑系统综合 | 第62-63页 |
| ·逻辑代码调试 | 第63-64页 |
| ·逻辑功能应用 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 结论与展望 | 第67-69页 |
| ·论文总结 | 第67页 |
| ·工作展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-74页 |
