| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·集成电路的发展 | 第7-8页 |
| ·MPSoC 研究的目的和意义 | 第8-9页 |
| ·国内外研究技术的现状 | 第9-10页 |
| ·论文结构安排 | 第10-13页 |
| 第二章 硬件平台与开发环境 | 第13-23页 |
| ·FPGA 简介 | 第13-14页 |
| ·基于 HDL 的 FPGA 设计流程 | 第14-15页 |
| ·开发软件 | 第15-17页 |
| ·ModelSim | 第15页 |
| ·Syplify pro | 第15-16页 |
| ·Quartus II | 第16-17页 |
| ·Verilog HDL 语言简介 | 第17-19页 |
| ·Verilog HDL 语言的起源和特点 | 第17页 |
| ·利用 Verilog HDL 语言设计电路的特点 | 第17-19页 |
| ·验证平台 | 第19-23页 |
| ·ARM 芯片 | 第20页 |
| ·FPGA 芯片 | 第20-21页 |
| ·FPGA 与外部电路的连接 | 第21-23页 |
| 第三章 四内核共享存储结构 | 第23-31页 |
| ·整体结构分析 | 第23-24页 |
| ·数据传输模块 | 第24页 |
| ·仲裁模块 | 第24-26页 |
| ·状态判断模块 | 第26页 |
| ·外部存储模块 | 第26-27页 |
| ·通信方式 | 第27-28页 |
| ·电路实现 | 第28-31页 |
| 第四章 四内核全互联结构 | 第31-45页 |
| ·常见的 NoC 拓扑结构 | 第31-32页 |
| ·NoC 路由算法 | 第32-33页 |
| ·iSLIP 调度算法 | 第33-37页 |
| ·PIM 算法 | 第34页 |
| ·RRM 算法 | 第34-36页 |
| ·iSLIP 算法 | 第36-37页 |
| ·队头阻塞 | 第37页 |
| ·NI 接口 | 第37-40页 |
| ·网络接口的目的 | 第39页 |
| ·网络接口的功能 | 第39-40页 |
| ·全互联结构的 NI 接口 | 第40页 |
| ·全互联整体结构方式 | 第40-42页 |
| ·通信方式 | 第42-43页 |
| ·两种电路综合结果比较 | 第43-45页 |
| 第五章 系统中的缓存设计 | 第45-55页 |
| ·排队模型 | 第45-49页 |
| ·排队模型 | 第45-48页 |
| ·M/M/1 等待系统 | 第48-49页 |
| ·Tours 结构下缓存的大小 | 第49-50页 |
| ·全互联结构下的缓存大小 | 第50-53页 |
| ·四内核缓存大小 | 第53-55页 |
| 第六章 硬件平台的验证与仿真 | 第55-62页 |
| ·四内核整体结构 | 第55-56页 |
| ·JPEG 图像仿真 | 第56-59页 |
| ·并行计算机 | 第56页 |
| ·进程和线程 | 第56-58页 |
| ·多内核的 JPEG 压缩算法 | 第58-59页 |
| ·多内核处理性能分析 | 第59-62页 |
| 结论 | 第62-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 作者在读期间的研究成果 | 第70-71页 |