| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-21页 |
| 1.1 研究背景与意义 | 第11-13页 |
| 1.2 相关研究状况 | 第13-19页 |
| 1.3 本文主要工作 | 第19页 |
| 1.4 论文结构 | 第19-21页 |
| 第二章 功能验证与验证方法学 | 第21-29页 |
| 2.1 验证存在的挑战 | 第21-22页 |
| 2.2 SystemVerilog验证语言 | 第22-24页 |
| 2.3 验证方法学 | 第24-28页 |
| 2.3.1 验证方法学的发展 | 第24-25页 |
| 2.3.2 UVM验证方法学 | 第25-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 访存部件介绍及其功能点提取 | 第29-47页 |
| 3.1 X处理器内核概述 | 第29-30页 |
| 3.2 X处理器访存部件结构 | 第30-33页 |
| 3.2.1 存储器层次结构与cache的访问 | 第30-31页 |
| 3.2.2 X处理器访存部件接口 | 第31-32页 |
| 3.2.3 X处理器访存部件内部结构 | 第32-33页 |
| 3.3 X处理器访存部件主要功能 | 第33-39页 |
| 3.3.1 访存部件的寻址模式 | 第33-34页 |
| 3.3.2 访存部件相关指令 | 第34-36页 |
| 3.3.3 访存的大小端字节序 | 第36-37页 |
| 3.3.4 对齐与非对齐访存 | 第37-38页 |
| 3.3.5 访存原子性 | 第38页 |
| 3.3.6 不同的访存属性 | 第38-39页 |
| 3.4 访存部件功能点提取 | 第39-46页 |
| 3.4.1 访存操作功能点 | 第39-45页 |
| 3.4.2 访存相关性 | 第45-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 约束随机验证技术 | 第47-61页 |
| 4.1 验证平台简介 | 第47-48页 |
| 4.2 各组件详细介绍 | 第48-53页 |
| 4.2.1 接口模块Ls_if | 第48页 |
| 4.2.2 激励产生 | 第48-50页 |
| 4.2.3 输出观测与覆盖率统计 | 第50-51页 |
| 4.2.4 结果检查 | 第51页 |
| 4.2.5 顶层模块ls_top | 第51页 |
| 4.2.6 可重用封装ls_agent | 第51页 |
| 4.2.7 验证组件封装ls_env | 第51-52页 |
| 4.2.8 查找L2页表L2_Table_walk | 第52页 |
| 4.2.9 访问L2-cache | 第52-53页 |
| 4.2.10 启动测试test_case | 第53页 |
| 4.3 验证平台的运行 | 第53-56页 |
| 4.3.1 两种类型的验证组件 | 第53-54页 |
| 4.3.2 UVM的phase机制 | 第54-55页 |
| 4.3.3 运行验证平台 | 第55-56页 |
| 4.4 约束随机激励生成 | 第56-59页 |
| 4.4.1 基于约束的随机激励开发 | 第56-57页 |
| 4.4.2 定向测试激励 | 第57-59页 |
| 4.5 实验结果 | 第59-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 遗传算法指导的验证技术 | 第61-68页 |
| 5.1 随机生成测试激励遗传算法简介 | 第61-62页 |
| 5.2 遗传算法应用 | 第62-66页 |
| 5.3 实验结果 | 第66-67页 |
| 5.4 本章小结 | 第67-68页 |
| 第六章 结论与展望 | 第68-70页 |
| 结束语 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75-76页 |
| 附录A 验证相关代码 | 第76-78页 |