| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 注释表 | 第11-13页 |
| 第一章 绪论 | 第13-21页 |
| 1.1 课题背景及研究意义 | 第13-14页 |
| 1.2 相关技术研究现状 | 第14-19页 |
| 1.2.1 EHW技术 | 第14-17页 |
| 1.2.2 FPGA动态部分重构技术 | 第17-19页 |
| 1.3 本文主要内容与结构安排 | 第19-21页 |
| 第二章 系统开发平台 | 第21-29页 |
| 2.1 硬件实验平台 | 第21-26页 |
| 2.1.1 可编程逻辑块CLB | 第22-23页 |
| 2.1.2 块存储器BRAM | 第23页 |
| 2.1.3 IP软核微处理器MicroBlaze | 第23-24页 |
| 2.1.4 System ACE控制器 | 第24-25页 |
| 2.1.5 重构控制器 | 第25-26页 |
| 2.2 Xilinx FPGA开发工具ISE Design Suite | 第26-28页 |
| 2.2.1 逻辑设计工具ISE Design Tools | 第26-27页 |
| 2.2.2 嵌入式系统开发工具EDK | 第27页 |
| 2.2.3 部分重构开发工具PlanAhead | 第27-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 基于FPGA动态部分重构的自重构系统设计 | 第29-43页 |
| 3.1 自重构系统总体结构 | 第29-31页 |
| 3.2 自重构系统的设计实现 | 第31-39页 |
| 3.2.1 可重构模块的预设计 | 第32页 |
| 3.2.2 自重构系统的硬件平台搭建 | 第32-34页 |
| 3.2.3 自重构系统的软件设计 | 第34-36页 |
| 3.2.4 自重构系统动态部分重构设计 | 第36-39页 |
| 3.3 自重构系统的板级验证及结果分析 | 第39-41页 |
| 3.4 本章小结 | 第41-43页 |
| 第四章 基于FPGA动态部分重构的自演化数字系统设计与验证 | 第43-58页 |
| 4.1 基于FPGA动态部分重构的自演化数字系统的总体结构 | 第43-44页 |
| 4.2 自演化系统硬件设计 | 第44-46页 |
| 4.3 自演化系统软件设计 | 第46-51页 |
| 4.3.1 遗传算法原理 | 第46-47页 |
| 4.3.2 染色体编码方式 | 第47-48页 |
| 4.3.3 种群初始化及个体染色体配置 | 第48-49页 |
| 4.3.4 适应度计算 | 第49-50页 |
| 4.3.5 遗传算子的设计 | 第50页 |
| 4.3.6 自演化操作过程 | 第50-51页 |
| 4.4 自演化系统实验验证 | 第51-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 图像滤波器的在线演化设计 | 第58-66页 |
| 5.1 图像滤波器在线演化系统总体结构 | 第58-59页 |
| 5.2 图像滤波器在线演化系统硬件设计 | 第59-61页 |
| 5.2.1 图像数据的存储与读取 | 第59-60页 |
| 5.2.2 算子核位流库的扩展 | 第60-61页 |
| 5.3 图像滤波器在线演化系统软件设计 | 第61-62页 |
| 5.3.1 染色体编码方式 | 第61页 |
| 5.3.2 适应度评估方式 | 第61-62页 |
| 5.4 实验验证与结果分析 | 第62-65页 |
| 5.4.1 滤除高斯噪声 | 第62-63页 |
| 5.4.2 滤除椒盐噪声 | 第63-64页 |
| 5.4.3 滤波效果评估 | 第64-65页 |
| 5.5 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 本文主要工作 | 第66页 |
| 6.2 未来工作展望 | 第66-68页 |
| 参考文献 | 第68-73页 |
| 致谢 | 第73-74页 |
| 在学期间的研究成果及发表的学术论文 | 第74页 |
