北斗导航接收机的硬件设计与实现研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 注释表 | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 论文研究背景及意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 论文主要内容与编排 | 第15-17页 |
| 第二章 北斗导航接收机总体方案研究 | 第17-26页 |
| 2.1 北斗导航接收机需求分析 | 第17-18页 |
| 2.1.1 功能需求 | 第17-18页 |
| 2.1.2 性能需求 | 第18页 |
| 2.2 北斗导航接收机总体方案设计 | 第18-21页 |
| 2.2.1 射频+FPGA+DSP架构研究 | 第18-20页 |
| 2.2.2 北斗导航接收机总体结构方案 | 第20-21页 |
| 2.3 关键器件选型 | 第21-25页 |
| 2.3.1 射频芯片选型 | 第21-22页 |
| 2.3.2 AD芯片选型 | 第22-23页 |
| 2.3.3 FPGA芯片选型 | 第23-24页 |
| 2.3.4 DSP芯片选型 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 北斗导航接收机硬件平台实现研究 | 第26-47页 |
| 3.1 射频前端设计 | 第26-29页 |
| 3.1.1 射频芯片及外围电路设计 | 第27-28页 |
| 3.1.2 AD配置电路设计 | 第28-29页 |
| 3.2 基带信号处理模块设计 | 第29-35页 |
| 3.2.1 RTC电路设计 | 第30-31页 |
| 3.2.2 串口扩展电路设计 | 第31-32页 |
| 3.2.3 时钟电路设计 | 第32-33页 |
| 3.2.4 FPGA配置电路设计 | 第33-35页 |
| 3.3 定位解算模块设计 | 第35-42页 |
| 3.3.1 EMIF总线接口设计 | 第35-36页 |
| 3.3.2 外部存储器模块设计 | 第36-39页 |
| 3.3.3 MCBSP 部分设计 | 第39-40页 |
| 3.3.4 复位电路设计 | 第40-41页 |
| 3.3.5 配置电路设计 | 第41-42页 |
| 3.4 电源模块设计 | 第42-46页 |
| 3.4.1 射频前端电源电路设计 | 第43-44页 |
| 3.4.2 后级电源电路设计 | 第44-45页 |
| 3.4.3 电源输入保护电路设计 | 第45-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 北斗导航接收机的底层硬件驱动设计 | 第47-62页 |
| 4.1 接收机底层硬件驱动方案研究 | 第47-48页 |
| 4.2 DSP底层驱动设计 | 第48-58页 |
| 4.2.1 二级引导程序设计 | 第48-49页 |
| 4.2.2 时钟驱动设计 | 第49-51页 |
| 4.2.3 EMIF接口驱动设计 | 第51-52页 |
| 4.2.4 外设中断驱动设计 | 第52-53页 |
| 4.2.5 定时器驱动设计 | 第53-54页 |
| 4.2.6 串行通信接口驱动设计 | 第54-58页 |
| 4.3 外部存储器驱动设计 | 第58-60页 |
| 4.3.1 FLASH驱动设计 | 第58-60页 |
| 4.3.2 SDRAM驱动设计 | 第60页 |
| 4.4 本章小结 | 第60-62页 |
| 第五章 北斗导航接收机测试与测试结果分析 | 第62-73页 |
| 5.1 接收机功能模块测试 | 第62-68页 |
| 5.1.1 射频前端测试与结果 | 第62-65页 |
| 5.1.2 数据通信接口模块测试与结果 | 第65-67页 |
| 5.1.3 数据存储模块测试与结果 | 第67-68页 |
| 5.2 接收机软硬件联调测试 | 第68-72页 |
| 5.3 本章小结 | 第72-73页 |
| 第六章 全文总结与展望 | 第73-74页 |
| 6.1 论文的主要工作内容 | 第73页 |
| 6.2 后续研究工作展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 在学期间的研究成果及发表的学术论文 | 第78页 |
