| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 立题背景及意义 | 第9页 |
| 1.2 短基线定位系统的优势 | 第9-10页 |
| 1.3 数字接收机的发展概况 | 第10-11页 |
| 1.4 论文的总体结构及主要内容 | 第11-13页 |
| 第2章 接收机数字电路信号处理方法原理及分析 | 第13-27页 |
| 2.1 短基线定位原理 | 第13-16页 |
| 2.1.1 基阵标校原理和方法 | 第13-15页 |
| 2.1.2 同步方式测距原理 | 第15页 |
| 2.1.3 测迹解算方法 | 第15-16页 |
| 2.2 接收机接收算法的原理 | 第16-22页 |
| 2.2.1 数字正交接收原理 | 第16-17页 |
| 2.2.2 自适应门限检测原理 | 第17-18页 |
| 2.2.3 正交接收及门限检测算法的MATLAB仿真 | 第18-22页 |
| 2.3 门限检测算法性能分析及处理 | 第22-25页 |
| 2.3.1 H波对门限检测算法的影响及处理 | 第22-23页 |
| 2.3.2 脉冲信号前沿门限判决时间测量误差的影响及处理 | 第23-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第3章 接收机数字电路设计 | 第27-35页 |
| 3.1 短基线定位系统接收机技术指标 | 第27-28页 |
| 3.2 硬件平台总体设计 | 第28页 |
| 3.3 接收机数字电路电源设计 | 第28-29页 |
| 3.4 信号采集电路设计 | 第29-32页 |
| 3.5 A/D转换电路设计 | 第32-33页 |
| 3.6 MCU信号处理电路设计 | 第33-34页 |
| 3.7 本章小结 | 第34-35页 |
| 第4章 接收机数字电路软件设计 | 第35-49页 |
| 4.1 软件平台总体设计 | 第35页 |
| 4.2 FPGA信号采集模块软件平台设计 | 第35-41页 |
| 4.2.1 FPGA控制程序设计 | 第35-36页 |
| 4.2.2 对钟程序设计 | 第36页 |
| 4.2.3 A/D控制程序设计 | 第36-38页 |
| 4.2.4 正交接收程序设计 | 第38-39页 |
| 4.2.5 信号到达时刻检测程序设计 | 第39-41页 |
| 4.3 MCU信号处理程序设计 | 第41-47页 |
| 4.3.1 初始化配置 | 第41-42页 |
| 4.3.2 STM32与FPGA通信程序设计 | 第42-45页 |
| 4.3.3 信号处理程序设计 | 第45页 |
| 4.3.4 串口通信控制模块 | 第45-47页 |
| 4.4 本章小结 | 第47-49页 |
| 第5章 系统测试与分析 | 第49-59页 |
| 5.1 电路基本功能测试与分析 | 第49-51页 |
| 5.1.1 A/D转换电路测试 | 第49-50页 |
| 5.1.2 正交接收程序测试 | 第50-51页 |
| 5.2 门限检测算法测试 | 第51-56页 |
| 5.2.1 理想条件下的CW脉冲信号的门限检测测试 | 第52-53页 |
| 5.2.2 多途条件下的CW脉冲信号的门限检测测试 | 第53-54页 |
| 5.2.3 H波的门限检测测试 | 第54-55页 |
| 5.2.4 脉冲信号前沿门限判决时间测量误差检测测试 | 第55-56页 |
| 5.3 STM32数据读写测试 | 第56-57页 |
| 5.4 时差测试数据分析 | 第57-58页 |
| 5.5 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-65页 |
| 附录 | 第65页 |
