射频功放基带数字预失真技术设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第16-19页 |
| 1.1 研究背景与意义 | 第16页 |
| 1.2 国内外研究动态 | 第16-17页 |
| 1.2.1 功率放大器线性化技术现状 | 第16-17页 |
| 1.2.2 预失真线性化技术简介 | 第17页 |
| 1.3 论文结构安排 | 第17-19页 |
| 第二章 功率放大器与数字预失真技术 | 第19-38页 |
| 2.1 功率放大器的特性与行为模型 | 第19-26页 |
| 2.1.1 功率放大器的非线性与记忆性 | 第19-20页 |
| 2.1.2 功率放大器的行为模型 | 第20-22页 |
| 2.1.3 非线性时域频域分析 | 第22-26页 |
| 2.2 数字预失真技术 | 第26-35页 |
| 2.2.1 预失真技术基本原理 | 第26-27页 |
| 2.2.2 预失真估计结构 | 第27-29页 |
| 2.2.3 自适应模型辨识算法 | 第29-35页 |
| 2.3 预失真系统评价指标 | 第35-37页 |
| 2.3.1 归一化均方误差 | 第35-36页 |
| 2.3.2 误差矢量幅度 | 第36页 |
| 2.3.3 邻道信道功率比 | 第36-37页 |
| 2.4 小结 | 第37-38页 |
| 第三章 数字预失真系统需求分析与方案设计 | 第38-49页 |
| 3.1 数字预失真系统设计指标 | 第38-40页 |
| 3.1.1 数字预失真系统总体需求 | 第38-39页 |
| 3.1.2 中频需求指标 | 第39页 |
| 3.1.3 射频需求指标 | 第39-40页 |
| 3.2 算法分析与查找表方案设计 | 第40-45页 |
| 3.2.1 自适应模型辨识算法对比 | 第40-41页 |
| 3.2.2 LS算法仿真分析 | 第41-43页 |
| 3.2.3 查找表预失真原理 | 第43-44页 |
| 3.2.4 预失真器查找表长度 | 第44-45页 |
| 3.3 数字预失真系统实现方式 | 第45-46页 |
| 3.4 数字预失真系统方案设计 | 第46-48页 |
| 3.4.1 FPGA部分方案设计 | 第47-48页 |
| 3.4.2 DSP部分方案设计 | 第48页 |
| 3.5 小结 | 第48-49页 |
| 第四章 数字预失真系统详细设计 | 第49-67页 |
| 4.1 FPGA与DSP之间的通信协议 | 第49-51页 |
| 4.2 数字预失真系统FPGA部分详细设计 | 第51-61页 |
| 4.2.1 时钟模块 | 第51-52页 |
| 4.2.2 信号源模块 | 第52页 |
| 4.2.3 增益控制模块 | 第52-53页 |
| 4.2.4 预失真器模块 | 第53-55页 |
| 4.2.5 上/下采样模块 | 第55-57页 |
| 4.2.6 正交调制/解调模块 | 第57-59页 |
| 4.2.7 数据存储模块 | 第59-60页 |
| 4.2.8 DSP接口模块 | 第60-61页 |
| 4.3 数据预失真系统DSP部分详细设计 | 第61-66页 |
| 4.3.1 DSP的环境配置 | 第61-62页 |
| 4.3.2 数据读/写模块 | 第62页 |
| 4.3.3 时间同步模块 | 第62-63页 |
| 4.3.4 LS算法实现模块 | 第63-66页 |
| 4.3.5 制表模块 | 第66页 |
| 4.4 小结 | 第66-67页 |
| 第五章 数字预失真系统功能测试与性能分析 | 第67-77页 |
| 5.1 测试环境 | 第67-68页 |
| 5.2 功能测试 | 第68-76页 |
| 5.2.1 预失真算法模块测试 | 第68-70页 |
| 5.2.2 预失真模块测试 | 第70-71页 |
| 5.2.3 预失真系统测试 | 第71-76页 |
| 5.3 小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-78页 |
| 6.1 全文总结 | 第77页 |
| 6.2 后期工作建议 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 攻读硕士学位期间研究成果 | 第83-84页 |
