高分辨率时间数字转换器的研究与设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题背景及研究的目的和意义 | 第9-10页 |
| 1.2 国内外研究发展及现状 | 第10-15页 |
| 1.2.1 研究现状简介 | 第10页 |
| 1.2.2 国外发展现状 | 第10-13页 |
| 1.2.3 国内发展现状 | 第13-15页 |
| 1.2.4 研究现状分析 | 第15页 |
| 1.3 主要研究内容 | 第15-17页 |
| 第2章 流水线型TDC结构 | 第17-30页 |
| 2.1 引言 | 第17页 |
| 2.2 TDC的基本工作原理 | 第17-19页 |
| 2.3 TDC的性能指标 | 第19-22页 |
| 2.3.1 静态性能参数 | 第19-21页 |
| 2.3.2 动态性能参数 | 第21-22页 |
| 2.4 流水线型TDC结构 | 第22-29页 |
| 2.4.1 工作原理 | 第22-23页 |
| 2.4.2 时间存储技术 | 第23-24页 |
| 2.4.3 数字校正算法 | 第24-28页 |
| 2.4.4 TDC结构设计 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第3章 流水线型TDC电路设计 | 第30-51页 |
| 3.1 引言 | 第30页 |
| 3.2 脉冲发生器 | 第30-32页 |
| 3.2.1 鉴频鉴相器原理 | 第30-31页 |
| 3.2.2 电路设计 | 第31-32页 |
| 3.2.3 仿真结果 | 第32页 |
| 3.3 时间存储器 | 第32-35页 |
| 3.3.1 电路设计 | 第32-34页 |
| 3.3.2 仿真结果 | 第34-35页 |
| 3.4 2.5 位/级结构 | 第35-44页 |
| 3.4.1 2.5 位/级整体结构 | 第35-36页 |
| 3.4.2 基于灵敏放大器的触发器 | 第36-39页 |
| 3.4.3 温度计码-二进制码转换电路 | 第39-40页 |
| 3.4.4 数据选择器 | 第40-42页 |
| 3.4.5 时间放大器 | 第42-43页 |
| 3.4.6 2.5 位/级结构整体仿真 | 第43-44页 |
| 3.5 3 位延时链TDC结构 | 第44-45页 |
| 3.6 数字校正电路 | 第45-47页 |
| 3.6.1 电路结构 | 第45-46页 |
| 3.6.2 加法器设计 | 第46-47页 |
| 3.7 时钟电路 | 第47-49页 |
| 3.7.1 两相不交叠时钟 | 第47-48页 |
| 3.7.2 时钟树 | 第48-49页 |
| 3.8 仿真结果 | 第49-50页 |
| 3.9 本章小结 | 第50-51页 |
| 第4章 版图设计与后仿真 | 第51-56页 |
| 4.1 引言 | 第51页 |
| 4.2 版图设计中主要考虑的因素 | 第51-52页 |
| 4.2.1 系统布局 | 第51页 |
| 4.2.2 匹配 | 第51页 |
| 4.2.3 布线 | 第51-52页 |
| 4.3 主要模块的版图与整体版图 | 第52-54页 |
| 4.3.1 栅控延时链版图设计 | 第52页 |
| 4.3.2 时间放大器版图设计 | 第52-53页 |
| 4.3.3 2.5 位/级结构版图设计 | 第53-54页 |
| 4.3.4 TDC整体版图 | 第54页 |
| 4.4 版图后仿真 | 第54-55页 |
| 4.5 本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-62页 |
| 攻读硕士学位期间发表的学术论文 | 第62-64页 |
| 致谢 | 第64页 |
