| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 论文主要研究内容 | 第11-12页 |
| 1.4 论文组织架构 | 第12-13页 |
| 第二章 低电压SAR ADC设计概述 | 第13-25页 |
| 2.1 SAR ADC的工作原理 | 第13-14页 |
| 2.2 SAR ADC的主要性能指标 | 第14-17页 |
| 2.2.1 静态性能参数 | 第14-16页 |
| 2.2.2 动态性能参数 | 第16-17页 |
| 2.3 低电压SAR ADC的主要设计技术 | 第17-20页 |
| 2.3.1 轨至轨输入技术 | 第18页 |
| 2.3.2 电容型DAC结构 | 第18页 |
| 2.3.3 栅压自举开关技术 | 第18-20页 |
| 2.4 电容型DAC开关方法 | 第20-23页 |
| 2.4.1 两电平结构开关方法 | 第20-21页 |
| 2.4.2 三电平结构开关方法 | 第21页 |
| 2.4.3 多电平结构开关方法 | 第21-22页 |
| 2.4.4 MOS电容结构开关方法 | 第22-23页 |
| 2.5 本章小结 | 第23-25页 |
| 第三章 系统级设计 | 第25-37页 |
| 3.1 整体结构设计 | 第25-26页 |
| 3.2 低电压低功耗DAC结构设计 | 第26-30页 |
| 3.2.1 DAC电容开关能耗计算 | 第26-27页 |
| 3.2.2 低功耗开关方法设计 | 第27-29页 |
| 3.2.3 DAC结构单元设计 | 第29-30页 |
| 3.3 低电压比较器设计 | 第30-35页 |
| 3.3.1 比较器的建立速度 | 第31-33页 |
| 3.3.2 比较器失调校准 | 第33-34页 |
| 3.3.3 比较器的亚稳态保护 | 第34-35页 |
| 3.3.4 低电压下比较器结构选择 | 第35页 |
| 3.4 SAR ADC的逻辑控制设计 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 电路级设计及仿真 | 第37-57页 |
| 4.1 DAC电路设计 | 第37-43页 |
| 4.1.1 电容阵列设计 | 第37-38页 |
| 4.1.2 基于联合-分裂电容开关技术的开关方法设计 | 第38-41页 |
| 4.1.3 低电压联合开关设计 | 第41-43页 |
| 4.2 低电压比较器设计 | 第43-49页 |
| 4.2.1 预放大级设计 | 第43-47页 |
| 4.2.2 动态锁存器设计 | 第47-49页 |
| 4.2.3 自动校零电路 | 第49页 |
| 4.3 低电压采样开关设计及仿真 | 第49-52页 |
| 4.4 SAR ADC的逻辑控制设计 | 第52-54页 |
| 4.5 原理图功能与性能仿真 | 第54-56页 |
| 4.6 本章小结 | 第56-57页 |
| 第五章 版图设计及后仿真 | 第57-65页 |
| 5.1 版图非理想因素 | 第57-58页 |
| 5.1.1 匹配性设计 | 第57页 |
| 5.1.2 可靠性设计 | 第57-58页 |
| 5.2 各关键模块版图设计 | 第58-61页 |
| 5.2.1 DAC版图设计 | 第58-59页 |
| 5.2.2 比较器版图设计 | 第59-60页 |
| 5.2.3 采样电路版图设计 | 第60页 |
| 5.2.4 控制逻辑模块版图设计 | 第60-61页 |
| 5.3 整体布局及后仿真 | 第61-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 作者简介 | 第73页 |