雷达目标模拟器宽带小步进频综的研究与设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 缩略词 | 第12-13页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 雷达目标模拟器概述 | 第13页 |
| 1.2 频率合成概述 | 第13-17页 |
| 1.2.1 直接频率合成 | 第13-14页 |
| 1.2.2 间接频率合成 | 第14页 |
| 1.2.3 直接数字频率合成 | 第14页 |
| 1.2.4 频率合成器主要指标 | 第14-17页 |
| 1.3 研究背景与意义 | 第17页 |
| 1.4 国内外发展状况 | 第17-18页 |
| 1.5 本文主要工作与内容 | 第18-19页 |
| 第二章 DDS和PLL频率合成技术 | 第19-34页 |
| 2.1 直接数字频率合成器（DDS） | 第19-25页 |
| 2.1.1 DDS的基本原理 | 第19-20页 |
| 2.1.2 DDS的技术特点 | 第20-21页 |
| 2.1.3 DDS输出杂散特性分析 | 第21-25页 |
| 2.2 锁相环（PLL）频率合成 | 第25-30页 |
| 2.2.1 PLL的组成和工作原理 | 第26-27页 |
| 2.2.2 整数分频和小数分频 | 第27-28页 |
| 2.2.3 PLL的噪声性能 | 第28-30页 |
| 2.3 DDS+PLL频率合成方案分析 | 第30-33页 |
| 2.3.1 DDS激励PLL | 第30-31页 |
| 2.3.2 DDS与PLL环外混频 | 第31-32页 |
| 2.3.3 PLL内嵌DDS混频 | 第32-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第三章 宽带小步进频率源技术研究 | 第34-57页 |
| 3.1 系统指标 | 第34页 |
| 3.2 方案选择与论证 | 第34-38页 |
| 3.2.1 系统总体方案 | 第34页 |
| 3.2.2 二次变频方案分析 | 第34-35页 |
| 3.2.3 相位噪声的论证 | 第35-36页 |
| 3.2.4 杂散的论证 | 第36-37页 |
| 3.2.5 1KHz步进的实现 | 第37-38页 |
| 3.3 关键器件的选型 | 第38页 |
| 3.4 DDS的设计 | 第38-41页 |
| 3.4.1 DDS的指标与论证 | 第38-40页 |
| 3.4.2 DDS电路设计 | 第40-41页 |
| 3.5 PLL的设计 | 第41-48页 |
| 3.5.1 PLL的指标 | 第41-42页 |
| 3.5.2 ADF4350 PLL仿真 | 第42-43页 |
| 3.5.3 ADF4350 PLL电路设计 | 第43-45页 |
| 3.5.4 ADF4107 PLL仿真 | 第45-46页 |
| 3.5.5 ADF4107 PLL电路设计 | 第46-48页 |
| 3.6 上变频链路设计 | 第48-55页 |
| 3.6.1 链路仿真 | 第48-50页 |
| 3.6.2 交调产物分布和滤波器设计 | 第50-55页 |
| 3.6.3 电路设计 | 第55页 |
| 3.7 本章小结 | 第55-57页 |
| 第四章 系统调试与结果分析 | 第57-70页 |
| 4.1 锁相环的调试与测试结果 | 第57-62页 |
| 4.1.1 调试前的准备工作 | 第57-58页 |
| 4.1.2 单片机程序调试 | 第58-59页 |
| 4.1.3 鉴相频率和环路带宽的选择 | 第59页 |
| 4.1.4 PLL的相位噪声测试结果 | 第59-61页 |
| 4.1.5 PLL的杂散测试结果 | 第61-62页 |
| 4.2 DDS电路的调试与测试结果 | 第62-65页 |
| 4.2.1 DDS的相噪测试结果 | 第63-64页 |
| 4.2.2 DDS的杂散测试结果 | 第64-65页 |
| 4.3 倍频与混频链路的调试 | 第65-66页 |
| 4.4 系统联合调试 | 第66-69页 |
| 4.4.1 测试平台 | 第66-67页 |
| 4.4.2 相位噪声测试结果 | 第67-68页 |
| 4.4.3 杂散测试结果 | 第68-69页 |
| 4.5 本章小结 | 第69-70页 |
| 第五章 总结与展望 | 第70-71页 |
| 5.1 总结 | 第70页 |
| 5.2 展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 在学期间的研究成果及发表的学术论文 | 第75页 |
