| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-18页 |
| 1.1 课题研究背景及意义 | 第9-12页 |
| 1.2 国内外相关研究进展 | 第12-16页 |
| 1.3 研究内容与章节安排 | 第16-17页 |
| 1.4 本章小结 | 第17-18页 |
| 2 H.264 视频解码器宏块级复杂度建模与并行性分析 | 第18-31页 |
| 2.1 H.264 解码器基本流程 | 第18-20页 |
| 2.2 解码器各模块整体耗时分析 | 第20-21页 |
| 2.3 宏块级解码复杂度分析及建模 | 第21-25页 |
| 2.4 宏块级并行性分析 | 第25-30页 |
| 2.5 本章小结 | 第30-31页 |
| 3 H.264 视频解码器的并行实现与宏块级调度优化 | 第31-47页 |
| 3.1 GPU硬件架构以及编程模型 | 第31-36页 |
| 3.2 H.264 解码器GPU并行优化总体设计 | 第36-42页 |
| 3.3 宏块级GPU并行方案实现与优化 | 第42-46页 |
| 3.4 本章小结 | 第46-47页 |
| 4 实验结果与分析 | 第47-58页 |
| 4.1 实验平台与实验方案 | 第47-49页 |
| 4.2 CUDA优化方案对比实验结果与分析 | 第49-57页 |
| 4.3 本章小结 | 第57-58页 |
| 5 总结与展望 | 第58-61页 |
| 5.1 本文主要研究工作 | 第58-59页 |
| 5.2 研究展望 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-66页 |