| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 研究背景及意义 | 第11-13页 |
| 1.2 功率MOSFET研究现状 | 第13-16页 |
| 1.2.1 VDMOS元胞结构发展现状 | 第13-15页 |
| 1.2.2 VDMOS终端结构发展现状 | 第15-16页 |
| 1.3 本文的主要工作 | 第16-18页 |
| 第二章 VDMOS耐压机理 | 第18-28页 |
| 2.1 碰撞电离与雪崩击穿 | 第18-22页 |
| 2.1.1 碰撞电离率 | 第19-21页 |
| 2.1.2 雪崩倍增效应 | 第21-22页 |
| 2.2 PN结击穿机制 | 第22-27页 |
| 2.2.1 突变结的解析解 | 第22-25页 |
| 2.2.2 线性缓变结的解析解 | 第25页 |
| 2.2.3 结边缘的曲率效应 | 第25-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第三章 VDMOS器件仿真模拟 | 第28-36页 |
| 3.1 工艺仿真软件简介 | 第28-30页 |
| 3.2 VDMOS工艺制程及设计要求 | 第30-33页 |
| 3.3 VDMOS元胞设计 | 第33-35页 |
| 3.4 本章小结 | 第35-36页 |
| 第四章 VDMOS结终端结构的研究 | 第36-51页 |
| 4.1 场限环终端结构的优化 | 第36-42页 |
| 4.1.1 单场限环结构 | 第37-40页 |
| 4.1.2 多场限环结构 | 第40-42页 |
| 4.2 复合场板对终端结构的影响 | 第42-46页 |
| 4.3 JTE结构参数的优化 | 第46-48页 |
| 4.4 密封保护环与沟道截止环 | 第48-49页 |
| 4.5 本章小结 | 第49-51页 |
| 第五章 650V VDMOS终端结构优化设计 | 第51-65页 |
| 5.1 650V多场限环终端结构设计 | 第51-54页 |
| 5.2 650V复合场板多场限环终端结构设计 | 第54-57页 |
| 5.3 650V单区JTE与FP-JTE终端结构设计 | 第57-61页 |
| 5.3.1 单区JTE结构参数的确定 | 第57页 |
| 5.3.2 FP-JTE结构的参数 | 第57-58页 |
| 5.3.3 仿真结果及分析 | 第58-61页 |
| 5.4 四种终端结构的比较 | 第61-64页 |
| 5.4.1 界面电荷对终端结构的影响 | 第61-63页 |
| 5.4.2 四种终端结构的漏电流 | 第63页 |
| 5.4.3 四种终端结构性能参数的比较 | 第63-64页 |
| 5.5 本章小结 | 第64-65页 |
| 总结与工作展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-74页 |
| 攻读硕士学位期间发表的论文 | 第74页 |