| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 引言 | 第8-15页 |
| 1.1 课题研究背景与意义 | 第8-9页 |
| 1.2 并网逆变器的分类与国内外发展现状 | 第9-11页 |
| 1.3 并网逆变器中各种锁相环算法概述 | 第11-12页 |
| 1.4 控制器结构类型的比较 | 第12-13页 |
| 1.5 本文主要研究的内容 | 第13-15页 |
| 第2章 三相并网逆变系统设计 | 第15-25页 |
| 2.1 并网逆变系统的主电路结构 | 第15-16页 |
| 2.2 并网逆变器主电路的参数设计 | 第16-18页 |
| 2.2.1 主电路开关管的选择 | 第16页 |
| 2.2.2 滤波电路的设计 | 第16-18页 |
| 2.3 基于电网电压定向的控制策略的双闭环设计 | 第18-24页 |
| 2.3.1 基于电网电压定向的控制策略 | 第18-19页 |
| 2.3.2 并网逆变系统的双闭环控制原理结构框图 | 第19-20页 |
| 2.3.3 并网逆变系统双闭环参数设计 | 第20-23页 |
| 2.3.4 三相并网逆变系统MATLAB仿真 | 第23-24页 |
| 2.4 本章总结 | 第24-25页 |
| 第3章 三相并网逆变系统中的锁相环技术对比研究 | 第25-45页 |
| 3.1 单向同步坐标系软件锁相环 | 第25-31页 |
| 3.1.1 SSRF-SPLL的原理及参数设计 | 第26-28页 |
| 3.1.2 SSRF-SPLL的仿真实验 | 第28-31页 |
| 3.2 基于DDSRF-PLL的软件锁相环 | 第31-34页 |
| 3.2.1 基于DDSRF-PLL软件锁相环的原理 | 第31-32页 |
| 3.2.2 基于DDSRF-PLL软件锁相环的仿真 | 第32-34页 |
| 3.3 基于双二阶广义积分解耦的三相锁相环 | 第34-38页 |
| 3.3.1 基于双二阶广义积分解耦的三相锁相环的原理 | 第34-36页 |
| 3.3.2 基于双二阶广义积分解耦的三相锁相环的仿真 | 第36-38页 |
| 3.4 基于PIR控制的锁相环 | 第38-43页 |
| 3.4.1 三相锁相环的相角误差分析 | 第38-40页 |
| 3.4.2 比例积分谐振(PIR)控制器的基本原理 | 第40-42页 |
| 3.4.3 基于比例积分谐振(PIR)控制器锁相环的仿真 | 第42-43页 |
| 3.5 本章总结 | 第43-45页 |
| 第4章 三相并网逆变器的硬件结构设计 | 第45-53页 |
| 4.1 系统整体的硬件设计框图 | 第45-46页 |
| 4.2 数据采集系统的设计 | 第46-48页 |
| 4.3 驱动电路的设计 | 第48-49页 |
| 4.4 在线监控与通讯协议 | 第49-50页 |
| 4.5 FPGA与ARM通讯接口 | 第50页 |
| 4.6 I/O抗干扰 | 第50-52页 |
| 4.7 本章小结 | 第52-53页 |
| 第5章 并网逆变器的软件系统设计 | 第53-63页 |
| 5.1 数据采集模块 | 第53-56页 |
| 5.1.1 三段式状态机的设计 | 第54-56页 |
| 5.1.2 在Singal Tap Ⅱ下的实验数据测试 | 第56页 |
| 5.2 锁相环模块 | 第56-57页 |
| 5.3 坐标变换模块 | 第57-58页 |
| 5.4 SVPWM模块 | 第58-60页 |
| 5.5 死区模块 | 第60页 |
| 5.6 PI模块 | 第60-62页 |
| 5.7 本章小结 | 第62-63页 |
| 第6章 实验与验证 | 第63-68页 |
| 6.1 硬件平台 | 第63-64页 |
| 6.2 实验结果 | 第64-68页 |
| 总结与展望 | 第68-70页 |
| 工作总结 | 第68页 |
| 今后研究工作的展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间发表论文情况 | 第74页 |
