基于FPGA的CFAR开发系统的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题研究的背景和意义 | 第10页 |
| 1.2 课题相关技术的发展现状 | 第10-13页 |
| 1.2.1 CFAR发展现状 | 第10-11页 |
| 1.2.2 FPGA系统设计的发展现状 | 第11-12页 |
| 1.2.3 数字信号处理硬件系统的发展现状 | 第12-13页 |
| 1.3 本文研究的目的及主要研究内容 | 第13页 |
| 1.4 论文结构安排 | 第13-15页 |
| 第2章 CFAR开发系统的总体方案 | 第15-23页 |
| 2.1 设计目标 | 第15页 |
| 2.2 系统功能分析 | 第15页 |
| 2.3 技术要求 | 第15-16页 |
| 2.4 系统总体设计方案 | 第16-17页 |
| 2.5 系统方案实施策略 | 第17-20页 |
| 2.6 开发系统的硬件开发环境 | 第20-21页 |
| 2.7 开发系统的软件开发环境 | 第21-22页 |
| 2.8 本章小结 | 第22-23页 |
| 第3章 CFAR基本机构分析和资源库设计 | 第23-38页 |
| 3.1 CFAR基本原理 | 第23-24页 |
| 3.2 均值类CFAR检测器模型 | 第24-25页 |
| 3.3 统计类CFAR检测器模型 | 第25-26页 |
| 3.4 资源库结构设计 | 第26页 |
| 3.5 均值类CFAR资源库 | 第26-31页 |
| 3.5.1 N抽头数据缓存器模块 | 第26-28页 |
| 3.5.2 保护单元模块 | 第28页 |
| 3.5.3 累加求均值模块 | 第28-30页 |
| 3.5.4 取极值模块 | 第30-31页 |
| 3.5.5 比较器模块 | 第31页 |
| 3.6 统计类CFAR资源库 | 第31-36页 |
| 3.6.1 排序机模块 | 第31-35页 |
| 3.6.2 统计计数模块 | 第35-36页 |
| 3.7 本章小结 | 第36-38页 |
| 第4章 CFAR开发系统的技术实现 | 第38-55页 |
| 4.1 雷达信号分析 | 第38-40页 |
| 4.2 数据匹配辅助模块 | 第40-42页 |
| 4.2.1 位宽提取模块 | 第41页 |
| 4.2.2 分频模块 | 第41页 |
| 4.2.3 位宽转换模块 | 第41-42页 |
| 4.2.4 数据匹配模块的搭建 | 第42页 |
| 4.3 UART控制逻辑设计 | 第42-47页 |
| 4.3.1 UART串口发送模块设计 | 第42-44页 |
| 4.3.2 UART串口接收模块设计 | 第44-46页 |
| 4.3.3 FPGA与计算机通信实验 | 第46-47页 |
| 4.4 通信链路的搭建 | 第47页 |
| 4.5 CFAR算法的搭建与结果验证 | 第47-52页 |
| 4.6 处理结果的终端显示 | 第52-54页 |
| 4.7 本章小结 | 第54-55页 |
| 第5章 总结与展望 | 第55-57页 |
| 5.1 总结 | 第55页 |
| 5.2 展望 | 第55-57页 |
| 参考文献 | 第57-60页 |
| 致谢 | 第60页 |
