| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第一章 绪论 | 第12-21页 |
| 1.1 研究工作的背景与意义 | 第12-13页 |
| 1.2 逐次逼近模数转换器的发展动态 | 第13-19页 |
| 1.3 本论文的主要贡献与创新 | 第19-20页 |
| 1.4 本论文的结构安排 | 第20-21页 |
| 第二章 传统逐次逼近模数转换器的原理与性能分析 | 第21-36页 |
| 2.1 ADC主要性能参数 | 第21-25页 |
| 2.1.1 失调误差和增益误差 | 第21-22页 |
| 2.1.2 微分非线性和积分非线性 | 第22-23页 |
| 2.1.3 信噪比、信噪失真比和有效位数 | 第23-24页 |
| 2.1.4 无杂散动态范围 | 第24-25页 |
| 2.1.5 品质因数 | 第25页 |
| 2.2 二进制SAR ADC的基本原理与转换速度分析 | 第25-30页 |
| 2.3 电容失配与非线性误差分析 | 第30-35页 |
| 2.4 电路噪声与信噪比分析 | 第35页 |
| 2.5 本章小结 | 第35-36页 |
| 第三章 基于非二进制量化的逐次逼近模数转换器的系统研究 | 第36-54页 |
| 3.1 非二进制编码原理 | 第36-43页 |
| 3.1.1 采用分数权重的非二进制编码 | 第36-41页 |
| 3.1.2 采用整数权重的非二进制编码 | 第41-43页 |
| 3.2 适用于非二进制量化的DAC结构研究 | 第43-50页 |
| 3.2.1 基于共模电压复位的DAC | 第44-47页 |
| 3.2.2 电容分裂式DAC | 第47-50页 |
| 3.3 非二进制DAC的速度优化设计 | 第50-52页 |
| 3.4 本章小结 | 第52-54页 |
| 第四章 电容失配的校正技术研究 | 第54-85页 |
| 4.1 模拟域前台校正 | 第54-62页 |
| 4.1.1 系统架构与校正原理 | 第55-60页 |
| 4.1.2 电路参数优化设计 | 第60-62页 |
| 4.2 模拟域后台校正 | 第62-71页 |
| 4.2.1 系统架构与校正原理 | 第63-67页 |
| 4.2.2 电路参数优化设计 | 第67-71页 |
| 4.3 数字域后台校正 | 第71-83页 |
| 4.3.1 LMS算法简介及其在ADC数字校正中的应用 | 第72-75页 |
| 4.3.2 基于电容互换的数字域后台校正 | 第75-83页 |
| 4.4 本章小结 | 第83-85页 |
| 第五章 基于非二进制量化的逐次逼近模数转换器的物理实现 | 第85-109页 |
| 5.1 时序电路设计 | 第85-90页 |
| 5.1.1 同步时序 | 第85-86页 |
| 5.1.2 异步时序 | 第86-89页 |
| 5.1.3 自适应延迟电路 | 第89-90页 |
| 5.2 DAC电路设计 | 第90-97页 |
| 5.2.1 电容阵列 | 第90-93页 |
| 5.2.2 自举采样开关 | 第93-94页 |
| 5.2.3 电容开关控制电路 | 第94-97页 |
| 5.3 比较器电路设计 | 第97-100页 |
| 5.4 自校正带隙基准电路设计 | 第100-105页 |
| 5.4.1 校正原理 | 第101-103页 |
| 5.4.2 电路设计 | 第103-105页 |
| 5.5 版图设计与后仿真 | 第105-108页 |
| 5.6 本章小结 | 第108-109页 |
| 第六章 基于非二进制量化的逐次逼近模数转换器的测试 | 第109-125页 |
| 6.1 自校正带隙基准的测试 | 第109-111页 |
| 6.2 ADC的测试 | 第111-124页 |
| 6.2.1 静态参数（DNL/INL）的测试 | 第114-116页 |
| 6.2.2 动态参数（SNDR/SFDR）与功耗的测试 | 第116-121页 |
| 6.2.3 测试结果分析与改进方案 | 第121-124页 |
| 6.3 本章小结 | 第124-125页 |
| 第七章 全文总结与展望 | 第125-127页 |
| 7.1 全文总结 | 第125-126页 |
| 7.2 后续工作展望 | 第126-127页 |
| 致谢 | 第127-128页 |
| 参考文献 | 第128-137页 |
| 攻读博士学位期间取得的成果 | 第137-139页 |
