40nm高性能TPSRAM的设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·研究背景 | 第12-15页 |
| ·SRAM的应用领域 | 第12-13页 |
| ·SRAM的发展趋势 | 第13-14页 |
| ·SRAM的存在问题 | 第14-15页 |
| ·研究现状 | 第15页 |
| ·课题研究 | 第15-17页 |
| ·存储单元电路设计 | 第15-16页 |
| ·地址译码电路设计 | 第16页 |
| ·输入输出电路设计 | 第16页 |
| ·脉冲锁存电路设计 | 第16页 |
| ·版图布局布线设计 | 第16-17页 |
| ·论文章节 | 第17-18页 |
| 第二章 存储器电路设计 | 第18-33页 |
| ·电路整体结构 | 第18-20页 |
| ·SRAM存储器通用整体结构 | 第18-19页 |
| ·TPSRAM存储器的整体结构 | 第19-20页 |
| ·电路分体结构 | 第20-32页 |
| ·时钟模块 | 第20-22页 |
| ·锁存模块 | 第22-24页 |
| ·译码模块 | 第24-26页 |
| ·存储模块 | 第26-28页 |
| ·I O模块 | 第28-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 存储器版图设计 | 第33-52页 |
| ·版图整体设计 | 第33-38页 |
| ·存储器版图常用整体布局 | 第33-34页 |
| ·存储器版图对称整体设计 | 第34-36页 |
| ·TPSRAM32X32版图整体布局 | 第36-37页 |
| ·TPSRAM32X32版图整体布线 | 第37-38页 |
| ·版图分体设计 | 第38-47页 |
| ·存储阵列版图设计 | 第38-41页 |
| ·I/O模块版图设计 | 第41-44页 |
| ·数据锁存版图设计 | 第44页 |
| ·译码模块版图设计 | 第44-46页 |
| ·地址锁存版图设计 | 第46-47页 |
| ·时钟模块版图设计 | 第47页 |
| ·版图整体效果 | 第47-51页 |
| ·版图布局整体视图 | 第48-49页 |
| ·版图布线整体视图 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 存储器性能分析 | 第52-66页 |
| ·环境建模 | 第52-55页 |
| ·寄生参数提取 | 第52-53页 |
| ·测试激励编写 | 第53-55页 |
| ·性能分析 | 第55-62页 |
| ·存储单元性能分析 | 第56-58页 |
| ·读写策略性能分析 | 第58-60页 |
| ·时钟树的性能分析 | 第60-62页 |
| ·建立保持时间分析 | 第62页 |
| ·性能比较 | 第62-65页 |
| ·全定制设计 | 第63页 |
| ·半定制设计 | 第63页 |
| ·编译器设计 | 第63页 |
| ·结果的比较 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 结束语 | 第66-69页 |
| ·全文总结 | 第66-67页 |
| ·研究展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
