高端路由器设备的时钟板设计与FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-12页 |
| ·课题研究背景与意义 | 第8页 |
| ·课题研究现状与发展趋势 | 第8-10页 |
| ·论文的主要工作及章节安排 | 第10-12页 |
| 2 同步技术原理 | 第12-22页 |
| ·时钟同步与时间同步 | 第12-13页 |
| ·同步以太网的时钟同步技术 | 第13-15页 |
| ·同步以太网的时钟同步原理 | 第13页 |
| ·时钟的等级结构 | 第13-14页 |
| ·时钟的同步方式 | 第14-15页 |
| ·基于IEEE1588协议的时间同步技术 | 第15-21页 |
| ·IEEE1588V2协议 | 第15-19页 |
| ·1PPS+TOD接口 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 3 高端路由器设备时钟板的总体设计 | 第22-31页 |
| ·单板功能 | 第22页 |
| ·设计指标 | 第22-23页 |
| ·设计方案研究 | 第23-30页 |
| ·时钟同步和时间同步设计方案 | 第23-25页 |
| ·芯片选型 | 第25-26页 |
| ·DS3102芯片应用分析 | 第26-28页 |
| ·MAX24188芯片应用分析 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 4 时钟板的硬件电路设计 | 第31-46页 |
| ·硬件总体架构 | 第31-33页 |
| ·电源模块 | 第33-35页 |
| ·3.3V转1.2V | 第33-34页 |
| ·3.3V转2.5V | 第34-35页 |
| ·3.3V转1.8V | 第35页 |
| ·时钟模块 | 第35-36页 |
| ·SMB接口模块 | 第36-38页 |
| ·SMB接口电路 | 第36-37页 |
| ·时钟选择电路 | 第37-38页 |
| ·IPPS+TOD接口模块 | 第38-39页 |
| ·E1编解码模块 | 第39-41页 |
| ·时钟锁相监控模块 | 第41-43页 |
| ·DS3102芯片 | 第41-42页 |
| ·MAX24188芯片 | 第42-43页 |
| ·FPGA逻辑模块 | 第43-45页 |
| ·温度传感器模块 | 第45页 |
| ·本章小结 | 第45-46页 |
| 5 时钟板逻辑功能的FPGA实现 | 第46-72页 |
| ·逻辑设计总体思路 | 第46-49页 |
| ·三级时钟处理模块中时钟检测、分频和选源方案 | 第46-47页 |
| ·TOD解帧模块中时间值输入和整框同步方案 | 第47-48页 |
| ·TOD组帧模块中时间值的输出方案 | 第48页 |
| ·SPI处理模块中时间值的处理方案 | 第48-49页 |
| ·1588时间信息的检测 | 第49页 |
| ·三级时钟处理模块 | 第49-51页 |
| ·Localbus模块 | 第51-53页 |
| ·Localbus接口模块 | 第51-52页 |
| ·Localbus控制部分 | 第52-53页 |
| ·TOD解帧模块 | 第53-58页 |
| ·UART_RCV模块 | 第54-55页 |
| ·CRC8验证模块 | 第55-57页 |
| ·TOD解帧整体模块 | 第57-58页 |
| ·TOD组帧模块 | 第58-61页 |
| ·UART_TRANS模块 | 第59页 |
| ·CRC8编码模块 | 第59-60页 |
| ·TOD组帧整体模块 | 第60-61页 |
| ·SPI处理模块 | 第61-67页 |
| ·SPI16接口 | 第62页 |
| ·SPI08接口 | 第62-63页 |
| ·SPI处理模块 | 第63-67页 |
| ·IPPS检测模块 | 第67-68页 |
| ·SYS_SYNC模块 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 6 总结 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
