| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景 | 第8-10页 |
| ·国内外研究现状 | 第10页 |
| ·研究内容与框架 | 第10-12页 |
| 第二章 视频转换系统概述 | 第12-28页 |
| ·色彩空间 | 第12-14页 |
| ·RGB 色彩空间 | 第12页 |
| ·YCbCr色彩空间 | 第12-14页 |
| ·VESA 视频显示时序 | 第14-15页 |
| ·常见视频信号传输接口 | 第15-19页 |
| ·DVI 视频信号 | 第15-16页 |
| ·VGA 视频信号 | 第16页 |
| ·BT.601 与 BT.656 | 第16-18页 |
| ·PAL 制式 | 第18-19页 |
| ·FPD-LINK II 视频信号 | 第19页 |
| ·视频转换系统中的 SDRAM 存储器 | 第19-23页 |
| ·SDR SDRAM | 第20-21页 |
| ·DDR SDRAM | 第21-22页 |
| ·DDR2 SDRAM | 第22页 |
| ·DDR3 SDRAM | 第22-23页 |
| ·EDID 配置 | 第23-28页 |
| 第三章 基于 FPGA 与 DDR2 的视频转换系统设计 | 第28-48页 |
| ·视频转换系统整体结构 | 第28-29页 |
| ·XILINX SPARTAN 6 FPGA 简介 | 第29页 |
| ·系统电源设计 | 第29-30页 |
| ·系统复位与晶振电路设计 | 第30-31页 |
| ·系统复位电路 | 第30-31页 |
| ·系统晶振电路 | 第31页 |
| ·FPGA 配置电路设计 | 第31-32页 |
| ·DDR2 外围电路设计 | 第32-34页 |
| ·MCU 模块设计 | 第34-35页 |
| ·视频芯片外围电路设计 | 第35-43页 |
| ·DVI 接收 | 第36-38页 |
| ·DVI 发送 | 第38-39页 |
| ·VGA 编码 | 第39-40页 |
| ·PAL 编码 | 第40-41页 |
| ·FPD-LINK 编码 | 第41-43页 |
| ·PCB 设计 | 第43-46页 |
| ·PCB 叠层设计 | 第43页 |
| ·DDR2-800 走线设计 | 第43-46页 |
| ·硬件平台板级调试 | 第46-48页 |
| 第四章 MCB IP 使用与基本逻辑模块设计 | 第48-64页 |
| ·MCB IP 的使用 | 第48-57页 |
| ·MCB 结构 | 第48-50页 |
| ·MCB 配置参数 | 第50页 |
| ·MCB 用户接口信号 | 第50-52页 |
| ·MCB 时钟设计 | 第52-54页 |
| ·MCB 用户写端口逻辑设计 | 第54-55页 |
| ·MCB 读端口逻辑设计 | 第55-57页 |
| ·使用 MCB 时需注意的问题 | 第57页 |
| ·并行视频数据接收与发送模块设计 | 第57-59页 |
| ·并行视频数据接收模块设计 | 第58页 |
| ·并行视频数据发送模块设计 | 第58-59页 |
| ·PAL 视频输出模块 | 第59-60页 |
| ·SAA7121 芯片配置模块 | 第59-60页 |
| ·BT.656 时序实现模块 | 第60页 |
| ·FPGA 与 MCU 通信的 EMIF 模块设计 | 第60-62页 |
| ·系统基本功能的实现 | 第62-64页 |
| 第五章 基于 FPGA 的视频转换算法模块设计 | 第64-76页 |
| ·RGB 转 YCbCr422 模块 | 第64-67页 |
| ·算法结构 | 第64-65页 |
| ·IP Core 优化设计 | 第65-66页 |
| ·实现采样格式转换 | 第66页 |
| ·仿真与硬件验证 | 第66-67页 |
| ·降帧模块 | 第67-69页 |
| ·图像缩放模块 | 第69-76页 |
| ·图像缩放算法 | 第69-70页 |
| ·双线性插值的 FPGA 逻辑设计 | 第70-76页 |
| 第六章 总结与展望 | 第76-78页 |
| ·总结 | 第76-77页 |
| ·后续工作 | 第77-78页 |
| 致谢 | 第78-80页 |
| 参考文献 | 第80-82页 |
