| 摘要 | 第1-9页 |
| Abstract | 第9-10页 |
| 第一章 绪论 | 第10-17页 |
| ·研究背景 | 第10-12页 |
| ·研究现状 | 第12-15页 |
| ·形式化技术的应用 | 第12-14页 |
| ·等价性检查技术的发展 | 第14-15页 |
| ·本论文的工作及主要贡献 | 第15-16页 |
| ·本论文的工作 | 第15-16页 |
| ·本论文的主要贡献 | 第16页 |
| ·论文结构 | 第16-17页 |
| 第二章 组合逻辑单元软错误传播特性 | 第17-22页 |
| ·逻辑电路中的软错误 | 第17-19页 |
| ·软错误发展趋势 | 第19-21页 |
| ·小结 | 第21-22页 |
| 第三章 软错误可靠性分析方法 | 第22-30页 |
| ·形式化技术的应用 | 第22-24页 |
| ·形式化技术的特点 | 第22页 |
| ·形式化技术应用的分类 | 第22-24页 |
| ·形式化技术应用中遇到的问题 | 第24页 |
| ·等价性检查技术 | 第24-26页 |
| ·组合等价性检查方法 | 第25-26页 |
| ·时序等价性检查方法 | 第26页 |
| ·组合等价性检验算法 | 第26-29页 |
| ·基于 BDD 的组合电路等价性检验方法 | 第26-27页 |
| ·基于 SAT 的组合电路等价性检验方法 | 第27-28页 |
| ·基于 ATPG 的组合电路等价性检验方法 | 第28-29页 |
| ·小结 | 第29-30页 |
| 第四章 基于时序等价性检查的组合逻辑单元软错误敏感点筛选方法 | 第30-38页 |
| ·组合逻辑单元软错误模型 | 第30-31页 |
| ·常用软错误模型 | 第30页 |
| ·本论文建立的模型 | 第30-31页 |
| ·故障时序传播依赖图 | 第31-32页 |
| ·方法流程 | 第32-35页 |
| ·计算模型 | 第32-33页 |
| ·基本思想与计算模型的构建 | 第33-35页 |
| ·模型的优化 | 第35页 |
| ·算法流程 | 第35-36页 |
| ·实例分析 | 第36-37页 |
| ·小结 | 第37-38页 |
| 第五章 系统设计与实现 | 第38-47页 |
| ·SEC-SERA 系统框架 | 第38-39页 |
| ·Verilog 编译器 | 第39-40页 |
| ·编译器的实现 | 第39页 |
| ·主要的数据结构 | 第39-40页 |
| ·软错误可靠性分析模块 | 第40-42页 |
| ·时序等价性检查模块 | 第42-44页 |
| ·实验结果及分析 | 第44-46页 |
| ·示例电路的测试结果分析 | 第44页 |
| ·部分 ISCAS'89 电路测试结果分析 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第六章 论文总结与展望 | 第47-49页 |
| ·工作总结 | 第47页 |
| ·工作展望 | 第47-49页 |
| 致谢 | 第49-50页 |
| 参考文献 | 第50-57页 |
| 作者在学期间取得的学术成果 | 第57页 |