基于FPGA的低功耗维特比译码器研究与实现

摘要	第1-5页
ABSTRACT	第5-8页
1 绪论	第8-12页
·研究背景	第8-9页
·选题意义	第9-10页
·章节安排	第10-12页
2 卷积码编译码和维特比译码器低功耗研究成果	第12-26页
·卷积码的编码	第12-16页
·卷积码的译码	第16-23页
·维特比译码器低功耗设计研究成果	第23-26页
3 维特比译码器低功耗设计方法和模块划分	第26-33页
·硬件实现平台简介	第26页
·设计流程简介	第26-28页
·FPGA 的功耗来源	第28-29页
·基于FPGA 的低功耗设计	第29-30页
·维特比译码器模块划分	第30-33页
4 维特比译码器的低功耗设计	第33-53页
·分支度量生成模块(BMG)的设计	第33-34页
·加比选模块(ACS)的设计	第34-42页
·累加度量存储模块(MMU)的设计	第42-48页
·幸存路径存储及输出单元(SMU)的设计	第48-53页
5 维特比译码器验证、综合与功耗分析	第53-61页
·译码器功能模块仿真	第53-54页
·译码器译码性能验证	第54-56页
·译码器的综合及优化	第56-57页
·译码器功耗分析	第57-61页
6 本文的研究成果及今后的研究方向	第61-63页
·研究主要成果	第61-62页
·今后的研究方向	第62-63页
致谢	第63-64页
参考文献	第64-67页