| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题研究背景与意义 | 第10-13页 |
| ·研究现状与ASIC技术 | 第13-14页 |
| ·论文结构 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 第二章 总体架构的设计 | 第16-18页 |
| ·系统性能要求 | 第16页 |
| ·总体架构的设计 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第三章 硬件的设计 | 第18-35页 |
| ·PUC设计 | 第18-32页 |
| ·电荷放大模块 | 第18-21页 |
| ·整形放大模块 | 第21-24页 |
| ·甄别模块 | 第24-27页 |
| ·阈值调整模块 | 第27-29页 |
| ·电平转换及放大模块 | 第29-32页 |
| ·FPGA模块设计 | 第32-33页 |
| ·FPGA选型 | 第32页 |
| ·JTAG模块 | 第32-33页 |
| ·存储模块 | 第33页 |
| ·电源模块 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 FPGA模块的设计与验证 | 第35-59页 |
| ·FE Chip模块 | 第36-43页 |
| ·time_counter模块 | 第36-37页 |
| ·data_buffer模块 | 第37-40页 |
| ·time_interface_in模块 | 第40-42页 |
| ·time_interface_trans模块 | 第42-43页 |
| ·Buffer&MUX模块 | 第43-45页 |
| ·time_interface_out模块 | 第43-44页 |
| ·MUX模块 | 第44-45页 |
| ·NiosⅡ模块 | 第45-48页 |
| ·NiosⅡ模块搭建 | 第45-46页 |
| ·NiosⅡ软件设计 | 第46-48页 |
| ·Controller模块 | 第48-50页 |
| ·FPGA模块验证 | 第50-58页 |
| ·ModelSim介绍 | 第50页 |
| ·功能验证介绍 | 第50-51页 |
| ·time_interface_in模块验证及分析 | 第51-52页 |
| ·time_interface_out模块验证及分析 | 第52-53页 |
| ·timer_counter模块验证及分析 | 第53-54页 |
| ·time_interface_trans模块验证及分析 | 第54页 |
| ·MUX模块验证及分析 | 第54-55页 |
| ·controller模块验证及分析 | 第55-56页 |
| ·NiosⅡ模块测试及分析 | 第56-57页 |
| ·整体验证及分析 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 PCB的设计与系统调试 | 第59-67页 |
| ·设计规则 | 第59页 |
| ·相关设计流程 | 第59-60页 |
| ·调试与分析 | 第60-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 总结 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士期间发表的学术论文 | 第73-74页 |
| 学位论文评阅及答辩情况表 | 第74页 |
