龙芯2F处理器评估板的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-13页 |
| ·本文的研究背景 | 第10页 |
| ·本文的目的和意义 | 第10-11页 |
| ·本文的主要工作 | 第11页 |
| ·本文的组织结构 | 第11-13页 |
| 第二章 系统架构及原理图设计 | 第13-37页 |
| ·评估板系统架构设计 | 第13-16页 |
| ·评估板架构设计 | 第13-15页 |
| ·评估板的功能接口 | 第15-16页 |
| ·评估板原理图设计 | 第16-37页 |
| ·电源模块 | 第16-17页 |
| ·系统复位 | 第17-19页 |
| ·时钟模块 | 第19-20页 |
| ·中断路由 | 第20-21页 |
| ·内存DDR2 SDRAM模块 | 第21-23页 |
| ·PCI总线接口 | 第23-26页 |
| ·Local IO总线和Boot ROM | 第26-27页 |
| ·Flash器件 | 第27-28页 |
| ·LPC接口 | 第28-29页 |
| ·SIS315E显示模块 | 第29-30页 |
| ·南桥 | 第30-31页 |
| ·IDE硬盘 | 第31-32页 |
| ·AC97声卡 | 第32-33页 |
| ·并口 | 第33-34页 |
| ·I2C总线与USB接口 | 第34-35页 |
| ·RS232串口 | 第35-37页 |
| 第三章 评估板PCB设计 | 第37-57页 |
| ·信号完整性问题的概述 | 第37-39页 |
| ·评估板PCB布局布线设计 | 第39-50页 |
| ·评估板PCB的尺寸 | 第39页 |
| ·评估板PCB的叠层 | 第39-40页 |
| ·评估板信号线的特性阻抗 | 第40-41页 |
| ·评估板PCB布局 | 第41-44页 |
| ·评估板PCB布线 | 第44-50页 |
| ·评估板高速信号仿真 | 第50-57页 |
| ·DDR2模块数据信号DQ5的后仿真 | 第51-53页 |
| ·处理器PCI时钟信号的后仿真 | 第53-57页 |
| 第四章 系统调试和性能测试 | 第57-71页 |
| ·评估板的调试流程和方法 | 第57-64页 |
| ·焊接检查和静态测试 | 第58页 |
| ·电源调试 | 第58-59页 |
| ·时钟调试 | 第59-61页 |
| ·FPGA在总线调试中应用 | 第61-62页 |
| ·BIOS的加载和软件调试 | 第62-64页 |
| ·系统性能测试 | 第64-71页 |
| ·Stream访存带宽测试 | 第64-65页 |
| ·NetPerf网络性能测试 | 第65-67页 |
| ·外存访问速度测试 | 第67-68页 |
| ·显示性能测试 | 第68-69页 |
| ·PCI总线带宽测试 | 第69-71页 |
| 第五章 结束语 | 第71-72页 |
| ·本文工作总结 | 第71页 |
| ·下一步研究方向 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 附录 | 第74-75页 |
| 致谢 | 第75-77页 |
| 作者简历 | 第77页 |
