基于FPGA的CAN/LIN协议转换网关的研究
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·现场总线综述 | 第9-10页 |
| ·CAN总线综述及其特点 | 第9页 |
| ·LIN总线综述及其特点 | 第9-10页 |
| ·协议转换网关综述 | 第10-11页 |
| ·课题研究背景及工作内容 | 第11-13页 |
| ·课题研究背景 | 第11-12页 |
| ·课题工作内容 | 第12-13页 |
| 2 CAN和 LIN总线协议规范分析 | 第13-23页 |
| ·CAN总线协议规范 | 第13-18页 |
| ·CAN的基本概念 | 第13页 |
| ·报文传输和帧格式 | 第13-18页 |
| ·LIN总线协议规范 | 第18-22页 |
| ·LIN的基本概念 | 第18-19页 |
| ·报文传输和帧格式 | 第19-22页 |
| ·本章小结 | 第22-23页 |
| 3 协议转换网关的整体设计 | 第23-30页 |
| ·设计中的关键技术介绍 | 第23-24页 |
| ·基于QuartusII的FPGA设计流程 | 第24-25页 |
| ·协议转换网关功能结构 | 第25-27页 |
| ·协议转换网关整体结构 | 第25-26页 |
| ·协议转换网关接口设计 | 第26-27页 |
| ·协议转换网关相关约定 | 第27-28页 |
| ·协议转换网关工作原理 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 4 CAN控制器模块的设计及仿真 | 第30-49页 |
| ·CAN控制器模块结构及工作过程 | 第30-31页 |
| ·寄存器控制模块 | 第31-35页 |
| ·位时序逻辑模块 | 第35-39页 |
| ·位定时要求 | 第35-36页 |
| ·采样点和发送点 | 第36-37页 |
| ·同步方式 | 第37-39页 |
| ·接收缓冲器FIFO | 第39-41页 |
| ·验收滤波器 | 第41-42页 |
| ·单滤波方式 | 第41页 |
| ·双滤波方式 | 第41-42页 |
| ·位流处理器 | 第42-47页 |
| ·接收数据状态机 | 第42-44页 |
| ·数据接收 | 第44-45页 |
| ·数据发送 | 第45-46页 |
| ·位填充机制 | 第46-47页 |
| ·错误管理逻辑模块 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 5 LIN控制器模块的设计及仿真 | 第49-62页 |
| ·LIN控制器模块结构及工作模型 | 第49-52页 |
| ·LIN控制器模块结构细化 | 第49-50页 |
| ·LIN总线控制器的工作模型 | 第50-52页 |
| ·寄存器管理模块 | 第52-55页 |
| ·串行接收模块 | 第55-57页 |
| ·接收帧处理模块 | 第57-58页 |
| ·标识符ID的处理 | 第57-58页 |
| ·数据场中数据的处理 | 第58页 |
| ·发送帧处理模块 | 第58-59页 |
| ·串行发送模块 | 第59-60页 |
| ·时钟发生器模块 | 第60-61页 |
| ·从机模式下的位时计算 | 第60页 |
| ·主机模式下的位时计算 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 6 协议转换模块的设计 | 第62-73页 |
| ·协议转换模块的整体结构 | 第62-63页 |
| ·内部寄存器的初始化 | 第63-65页 |
| ·IIC总线主控制器接口的设计 | 第65-68页 |
| ·CAN接口处理模块的设计 | 第68-70页 |
| ·LIN接口处理模块的设计 | 第70-72页 |
| ·数据缓冲器组模块 | 第72页 |
| ·本章小结 | 第72-73页 |
| 7 CAN/LIN协议转换网关的系统调试 | 第73-78页 |
| 结论 | 第78-80页 |
| 参考文献 | 第80-82页 |
| 攻读硕士学位期间发表学术论文情况 | 第82-83页 |
| 致谢 | 第83-84页 |
