| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·当前国内外高稳频综发展情况 | 第9-10页 |
| ·高稳频综基本指标 | 第10-13页 |
| ·课题研究背景、理论价值与实用意义 | 第13-14页 |
| ·工作情况及论文章节 | 第14-16页 |
| 第二章 DPLL 基本原理及实现 | 第16-39页 |
| ·锁相环的基本工作原理 | 第16-18页 |
| ·锁定和跟踪的概念 | 第16-17页 |
| ·锁相环的性能指标要求 | 第17-18页 |
| ·数字锁相环的组成 | 第18-30页 |
| ·GPS 参考源 | 第19-20页 |
| ·压控恒温晶体振荡器 | 第20-23页 |
| ·恒温晶体振荡器介绍 | 第20-21页 |
| ·压控振荡器 | 第21-22页 |
| ·OCXO 的短稳特性 | 第22-23页 |
| ·数字鉴相器 | 第23-27页 |
| ·数字鉴相器实现原理 | 第23-25页 |
| ·鉴相分辨率与最大鉴相误差 | 第25页 |
| ·鉴相器计数值、瞬时频率、瞬时相位之间的关系 | 第25-26页 |
| ·数字鉴相器的仿真 | 第26-27页 |
| ·数字环路滤波器 | 第27-29页 |
| ·比例-微分滤波器 | 第27页 |
| ·比例-积分滤波器 | 第27-28页 |
| ·比例-积分-微分滤波器 | 第28页 |
| ·数字 PID 的实现原理 | 第28-29页 |
| ·数模转换器 | 第29-30页 |
| ·DPLL 的数学模型、参数选择及性能分析 | 第30-34页 |
| ·DPLL 的数学模型 | 第30-33页 |
| ·参数选择及性能分析 | 第33-34页 |
| ·DPLL 算法实现流程及仿真分析 | 第34-38页 |
| ·DPLL 算法实现流程 | 第34-37页 |
| ·DPLL 算法仿真分析 | 第37-38页 |
| ·本章小节 | 第38-39页 |
| 第三章 DDS 实现及性能分析 | 第39-57页 |
| ·DDS 基本结构 | 第39-46页 |
| ·相位累加器 | 第40-41页 |
| ·相位-幅度转换器 | 第41-46页 |
| ·ROM 查找表原理 | 第41-42页 |
| ·CORDIC 算法原理 | 第42-46页 |
| ·高速 D/A 转换器 | 第46页 |
| ·低通滤波器 | 第46页 |
| ·DDS 输出频谱特性 | 第46-50页 |
| ·理想情况下 DDS 输出频谱特性 | 第46-49页 |
| ·DDS 的噪声和杂散分析 | 第49-50页 |
| ·DDS 的 FPGA 实现及仿真分析 | 第50-56页 |
| ·基于 ROM 查找表的 FPGA 实现 | 第50-51页 |
| ·基于 CORDIC 算法的 FPGA 实现 | 第51-52页 |
| ·DDS 实现及仿真分析 | 第52-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 基于 DPLL 和 DDS 的硬件系统设计 | 第57-76页 |
| ·硬件系统方案设计 | 第57-59页 |
| ·电源设计 | 第59-61页 |
| ·GPS 模块 | 第61-62页 |
| ·振荡器单元 | 第62-66页 |
| ·MCU 子系统 | 第66-71页 |
| ·MCU 与 SRAM、UART 接口设计 | 第67-68页 |
| ·IIC 接口电路设计 | 第68-69页 |
| ·MAX5441 接口设计 | 第69-71页 |
| ·看门狗电路设计 | 第71页 |
| ·DDS 电路设计 | 第71-75页 |
| ·NCO 设计 | 第72-73页 |
| ·MAX5875 接口设计 | 第73-74页 |
| ·模拟七阶椭圆滤波器设计 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第五章 高稳频综测试结果 | 第76-82页 |
| ·DPLL 相位抖动测试 | 第76页 |
| ·DPLL 跟踪过程和输出频率稳定度测试 | 第76-78页 |
| ·DPLL 输出频率稳定度测试 | 第76-78页 |
| ·DDS 输出频率稳定度测试 | 第78页 |
| ·DPLL 与 DDS 输出频谱、相位噪声测试 | 第78-81页 |
| ·DPLL 输频谱、相位噪声测试 | 第78-79页 |
| ·DDS 输出频谱、相位噪声测试 | 第79-81页 |
| ·本章小结 | 第81-82页 |
| 第六章 总结与展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 作者攻硕期间取得的成果 | 第87页 |