| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第1章 绪言 | 第8-18页 |
| ·论文研究背景 | 第8-16页 |
| ·无线传感器网络概述 | 第8-13页 |
| ·无线传感器网络节点概述 | 第13-16页 |
| ·论文主要工作和结构安排 | 第16-18页 |
| 第2章 CMOS电路的功耗问题 | 第18-30页 |
| ·功耗来源 | 第18-21页 |
| ·静态功耗 | 第19-20页 |
| ·动态功耗 | 第20-21页 |
| ·低功耗设计方法 | 第21-28页 |
| ·工艺层次 | 第21-22页 |
| ·封装层次 | 第22页 |
| ·版图层次 | 第22-23页 |
| ·电路层次 | 第23-24页 |
| ·逻辑层次 | 第24-25页 |
| ·结构层次 | 第25-26页 |
| ·算法层次 | 第26-27页 |
| ·系统层次 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第3章 低功耗(3,1,9)VITERBI译码器设计 | 第30-62页 |
| ·VITERBI译码器概述 | 第30-31页 |
| ·BMU的低功耗设计 | 第31-33页 |
| ·BM的对称性 | 第32-33页 |
| ·基于对称性的BMU设计 | 第33页 |
| ·功耗分析 | 第33页 |
| ·ACS的低功耗设计 | 第33-38页 |
| ·预计算方法 | 第33-36页 |
| ·常规ACS结构 | 第36页 |
| ·基于预计算的ACS结构 | 第36-37页 |
| ·功耗分析 | 第37-38页 |
| ·PMU的低功耗设计 | 第38-48页 |
| ·并行结构的原位更新法 | 第38-39页 |
| ·混合结构的原位更新法 | 第39-46页 |
| ·PMU的溢出 | 第46-48页 |
| ·功耗分析 | 第48页 |
| ·SMU的低功耗设计 | 第48-59页 |
| ·传统RE结构 | 第49-50页 |
| ·指针型RE结构 | 第50-53页 |
| ·控制电路的设计 | 第53-55页 |
| ·寄存器对幸存路径的更新 | 第55-58页 |
| ·功耗分析 | 第58-59页 |
| ·FPGA验证 | 第59-60页 |
| ·本章小结 | 第60-62页 |
| 第4章 DS/BPSK扩频芯片设计 | 第62-84页 |
| ·发送支路 | 第62-68页 |
| ·差分编码器 | 第63页 |
| ·PN码生成器 | 第63页 |
| ·成形滤波器 | 第63-65页 |
| ·直接数字频率合成器(DDFS) | 第65-68页 |
| ·扩频器和BPSK调制器 | 第68页 |
| ·接收支路 | 第68-73页 |
| ·Costas环 | 第68-70页 |
| ·PN码捕获环 | 第70-72页 |
| ·PN码跟踪环 | 第72-73页 |
| ·功能仿真 | 第73-75页 |
| ·工艺选择 | 第75-76页 |
| ·逻辑综合 | 第76-78页 |
| ·自动布局布线 | 第78-79页 |
| ·版图验证 | 第79-80页 |
| ·后仿真 | 第80页 |
| ·芯片测试 | 第80-82页 |
| ·本章小结 | 第82-84页 |
| 第5章 毛刺抑制技术的研究 | 第84-104页 |
| ·毛刺的产生和传播 | 第84-88页 |
| ·数据通路的毛刺 | 第87页 |
| ·控制逻辑的毛刺 | 第87-88页 |
| ·毛刺的抑制技术 | 第88-102页 |
| ·对控制信号毛刺传播的抑制 | 第88-92页 |
| ·对数据信号毛刺传播的抑制 | 第92-95页 |
| ·寄存器的门控时钟 | 第95-97页 |
| ·对静态CMOS逻辑的栅控法 | 第97-102页 |
| ·芯片在抑制毛刺方面的改进 | 第102-103页 |
| ·本章小结 | 第103-104页 |
| 第6章 总结与展望 | 第104-106页 |
| 参考文献 | 第106-114页 |
| 博士研究生期间发表的论文 | 第114-116页 |
| 致谢 | 第116-118页 |
| 作者简历 | 第118-120页 |