| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-10页 |
| ·论文的提出及国内现状分析 | 第8页 |
| ·本论文研究的主要内容和工作 | 第8-10页 |
| 第2章 SDR平台FPGA加载总体设计方案 | 第10-14页 |
| ·设计目标和主要功能 | 第10-12页 |
| ·主要芯片器件选型 | 第12-14页 |
| 第3章 Xilinx FPGA配置原理 | 第14-24页 |
| ·SelectMAP管脚定义 | 第15-16页 |
| ·FPGA配置流程 | 第16-23页 |
| ·器件上电(Power Up) | 第17页 |
| ·清除配置存储器(Initialization) | 第17页 |
| ·延时配置(Delaying Configuration) | 第17页 |
| ·初始同步化(Synchronization) | 第17-18页 |
| ·器件ID号校验(Check Device ID) | 第18-19页 |
| ·载入配置数据(Load Configuration Data Frames) | 第19-22页 |
| ·CRC差错校验(Cyclic Redundancy Check) | 第22-23页 |
| ·启动状态(Startup) | 第23页 |
| ·位流文件生成 | 第23-24页 |
| 第4章 硬件实现 | 第24-34页 |
| ·DSP模块设计 | 第25-26页 |
| ·CPLD模块设计 | 第26-27页 |
| ·Flash ROM模块设计 | 第27-29页 |
| ·电源、接地和时钟部分设计 | 第29-34页 |
| ·电源和接地设计 | 第29-32页 |
| ·时钟设计 | 第32-34页 |
| 第5章 软件设计 | 第34-57页 |
| ·DSP Bootloader | 第34-39页 |
| ·用户程序 | 第39-43页 |
| ·异步复位初始化 | 第40-41页 |
| ·加载位流文件 | 第41-43页 |
| ·由外部管脚判定配置结果 | 第43页 |
| ·CPLD程序 | 第43-45页 |
| ·Flash ROM的烧写 | 第45-57页 |
| 第6章 拓展研究 | 第57-60页 |
| 结论 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第65页 |
