| 第1章 绪论 | 第1-19页 |
| ·选题的目的和意义 | 第9-10页 |
| ·FPGA的发展现状 | 第10-17页 |
| ·时延测试技术研究现状 | 第12-14页 |
| ·内建自测试技术研究现状 | 第14-16页 |
| ·内建自修复技术研究现状 | 第16-17页 |
| ·本文的主要研究内容 | 第17-18页 |
| ·本文结构 | 第18-19页 |
| 第2章 VLSI系统设计方法 | 第19-26页 |
| ·VLSI系统设计方法 | 第19-23页 |
| ·设计描述 | 第19-20页 |
| ·设计流程 | 第20-22页 |
| ·VLSI系统设计方法 | 第22-23页 |
| ·VLSI设计中的测试技术 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 FPGA设计和测试技术基础 | 第26-39页 |
| ·用FPGA设计ASIC | 第26-31页 |
| ·FPGA器件内建自测试结构 | 第31-38页 |
| ·BIST的测试模式生成 | 第32-34页 |
| ·BIST的响应压缩和分析 | 第34-35页 |
| ·FPGA器件的故障模型 | 第35-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 FPGA器件考虑时延的BIST技术和算法研究 | 第39-54页 |
| ·BIST的常用算法 | 第39-43页 |
| ·经典测试产生算法 | 第39-40页 |
| ·测试向量优化算法 | 第40-43页 |
| ·响应压缩算法 | 第43页 |
| ·FPGA的内建自测试技术 | 第43-51页 |
| ·基于GA的测试向量集的产生 | 第44-46页 |
| ·改进的TPG实现测试向量集中向量的跳变 | 第46-48页 |
| ·测试图形排序算法研究 | 第48-51页 |
| ·ORA分析方法 | 第51-52页 |
| ·实验分析 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 FPGA器件BISR技术 | 第54-67页 |
| ·仿生硬件的特点 | 第54-55页 |
| ·仿生硬件的分类 | 第55-62页 |
| ·进化型仿生硬件 | 第56-61页 |
| ·胚胎型仿生硬件 | 第61-62页 |
| ·FPGA自修复策略及设计实例 | 第62-65页 |
| ·BDD理论基础 | 第63页 |
| ·胚胎电子系统 | 第63-64页 |
| ·胚胎型仿生硬件设计实例 | 第64页 |
| ·胚胎电子系统容错和自适应机制 | 第64-65页 |
| ·存在的问题及发展趋势 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读硕士期间发表的论文及科研情况 | 第73-74页 |
| 致谢 | 第74页 |