摘要 | 第1-5页 |
ABSTRACT | 第5-6页 |
目录 | 第6-9页 |
第一章 引言 | 第9-16页 |
·USB 概述 | 第9-10页 |
·USB 研究和设计概况 | 第10-11页 |
·IP 核的发展 | 第11-12页 |
·FPGA 及ASIC 设计实现 | 第12-15页 |
·FPGA 原理 | 第12-13页 |
·深亚微米ASIC 设计 | 第13-14页 |
·FPGA 验证的必要 | 第14-15页 |
·设计任务及论文结构安排 | 第15-16页 |
第二章 USB 协议及相应设计 | 第16-28页 |
·通信模型分析 | 第16-18页 |
·USB 拓扑结构 | 第16-17页 |
·通信模型分层 | 第17页 |
·通信模式及流程 | 第17-18页 |
·USB 传输的理解 | 第18页 |
·编码/解码及位填充 | 第18-19页 |
·USB 域格式 | 第19-21页 |
·USB 包格式 | 第21-22页 |
·数据传输模式及事务处理 | 第22-25页 |
·控制传输 | 第23-24页 |
·同步传输 | 第24页 |
·中断传输 | 第24-25页 |
·批量传输 | 第25页 |
·错误检测与重传机制 | 第25-28页 |
·SYNC、EOP 和PID 错误 | 第25-26页 |
·CRC 错误 | 第26页 |
·触发机制与重传 | 第26-28页 |
第三章 USB 设备控制器系统设计与验证 | 第28-51页 |
·FPGA 设计方法与流程 | 第28-29页 |
·TOP-DOWN 设计方法 | 第28-29页 |
·FPGA 设计流程 | 第29页 |
·设计芯片分析 | 第29-31页 |
·D12 特点 | 第29-30页 |
·D12 功能框图 | 第30-31页 |
·本设计与D12 的异同 | 第31页 |
·系统划分与功能实现 | 第31-32页 |
·时钟恢复GECLK 设计 | 第32-33页 |
·事件探测ENV_DET 设计 | 第33-35页 |
·事件状态分析 | 第34-35页 |
·ENV_DET 仿真 | 第35页 |
·物理协议翻译PHY 设计 | 第35-38页 |
·收发模式下编解码和域解析 | 第36-37页 |
·PHY 仿真 | 第37-38页 |
·媒体访问控制MAC 设计 | 第38-42页 |
·设计原理 | 第38-40页 |
·MAC 仿真 | 第40-42页 |
·端点仲裁器MMU 设计 | 第42-43页 |
·端点分配 | 第42页 |
·主端点设计 | 第42-43页 |
·媒体访问接口MAI 设计 | 第43-45页 |
·一般设备命令处理 | 第43-44页 |
·接口设计 | 第44-45页 |
·FPGA 验证 | 第45-51页 |
·Synplify7.3 综合 | 第45-46页 |
·MAXPLUSⅡ10.1 布局、布线,下载 | 第46-47页 |
·验证方案 | 第47-48页 |
·验证步骤 | 第48-51页 |
第四章 设备控制器ASIC 实现 | 第51-66页 |
·完整的TOP-DOWN 设计流程 | 第51-53页 |
·FPGA 向ASIC 设计转化中对IP 核的修改 | 第53-55页 |
·ASIC 与FPGA 实现的异同 | 第53-54页 |
·详细修改 | 第54-55页 |
·利用SYNOPSYS DC RTL 综合 | 第55-57页 |
·综合约束理解和设置 | 第56-57页 |
·综合结果及分析 | 第57页 |
·CADENCE SE5.3 布局、布线 | 第57-62页 |
·布局、布线策略 | 第58页 |
·库的建立 | 第58-59页 |
·时钟树分析 | 第59-60页 |
·布线后STA | 第60-61页 |
·SE 验证和输出 | 第61-62页 |
·版图DRC 验证 | 第62-63页 |
·LVS 验证 | 第63-64页 |
·Verilog HDL 网表准备 | 第63-64页 |
·验证过程及分析 | 第64页 |
·流片方案的设计 | 第64-66页 |
第五章 总结和展望 | 第66-67页 |
参考文献 | 第67-69页 |
致谢 | 第69-70页 |
个人简历及学术论文 | 第70页 |
一.个人简历 | 第70页 |
二.发表的学术论文 | 第70页 |