| 目录 | 第1-4页 |
| 中文摘要 | 第4-5页 |
| 英文摘要 | 第5-6页 |
| 第1章 绪论 | 第6-10页 |
| §1．1 路由器发展概述 | 第6-8页 |
| 1．1．1 引言 | 第6-7页 |
| 1．1．2 路由器的基本原理及其功能 | 第7-8页 |
| §1．2 本文的主要的工作 | 第8-10页 |
| 1．2．1 课题背景 | 第8页 |
| 1．2．2 课题任务 | 第8-9页 |
| 1．2．3 研究成果 | 第9-10页 |
| 第2章 核心路由器的体系结构 | 第10-16页 |
| §2．1 传统路由器的体系结构 | 第10-11页 |
| §2．2 一般核心路由器体系结构 | 第11-12页 |
| §2．3 核心路由器的硬件结构 | 第12-16页 |
| 2．3．1 核心路由器系统结构 | 第12页 |
| 2．3．2 接口模块结构 | 第12-14页 |
| 2．3．3 核心路由器工作原理 | 第14-16页 |
| 第3章 ATM线卡结构和实现机理 | 第16-34页 |
| §3．1 ATM线卡的基本原理 | 第16-22页 |
| 3．1．1 ATM技术 | 第16-22页 |
| §3．2 ATM线卡的设计方案 | 第22-25页 |
| 3．2．1 ATM线卡的体系结构 | 第22-23页 |
| 3．2．2 ATM线卡体系结构的特色 | 第23-24页 |
| 3．2．3 SAR子层控制器的设计 | 第24-25页 |
| 3．2．4 UTOPIA接口控制器设计 | 第25页 |
| §3．3 硬件设计逻辑的实现 | 第25-28页 |
| 3．3．1 ALTERA公司的CPLD和开发环境简介 | 第25-27页 |
| 3．3．2 FSM的设计方法及VERILOG语言描述 | 第27-28页 |
| §3．4 SAR子层控制器的逻辑实现 | 第28-30页 |
| §3．5 UTOPIA接口控制器的逻辑实现 | 第30-34页 |
| 3．5．1 PM5351芯片的功能概述 | 第30-31页 |
| 3．5．2 实现方案 | 第31-34页 |
| 第4章 缓冲区控制芯片的设计及调度算法 | 第34-39页 |
| §4．1 ATM的信元的重组和IP报文的读出调度 | 第34页 |
| §4．2 缓冲模型 | 第34-37页 |
| §4．3 缓冲控制器的FPGA实现 | 第37-38页 |
| §4．4 小结 | 第38-39页 |
| 第5章 CRC-32的查表算法的实现 | 第39-43页 |
| §5．1 问题的提出 | 第39页 |
| §5．2 CRC的一般方法 | 第39-43页 |
| 5．2．1 并行CRC电路的实现 | 第41页 |
| 5．2．2 查表的CRC-32计算方法 | 第41-43页 |
| 第6章 结束语 | 第43-44页 |
| 参考文献 | 第44-45页 |
| 致谢 | 第45-46页 |
| 附录A 状态机代码 | 第46-48页 |
| 附录B CRC查表算法的C语言代码 | 第48-51页 |