| 摘要 | 第1-15页 |
| ABSTRACT | 第15-17页 |
| 缩略语表 | 第17-20页 |
| 第一章 绪论 | 第20-34页 |
| ·课题背景 | 第20-24页 |
| ·流处理器 | 第20-21页 |
| ·流应用 | 第21-23页 |
| ·VLSI技术 | 第23-24页 |
| ·研究现状 | 第24-30页 |
| ·流处理器研究的相关工作 | 第24-28页 |
| ·流应用研究的相关工作 | 第28-29页 |
| ·流程序设计语言及编译研究的相关工作 | 第29-30页 |
| ·课题研究内容 | 第30-31页 |
| ·论文的工作与创新 | 第31-33页 |
| ·论文结构 | 第33-34页 |
| 第二章 流体系结构 | 第34-48页 |
| ·流计算模型 | 第34-35页 |
| ·流微体系结构 | 第35-43页 |
| ·流微体系结构特征 | 第35-36页 |
| ·MASA-I微体系结构 | 第36-38页 |
| ·MASA-I指令系统 | 第38-40页 |
| ·MASA-I流水线 | 第40-43页 |
| ·流程序设计模式 | 第43-46页 |
| ·流编译架构 | 第46-47页 |
| ·小结 | 第47-48页 |
| 第三章 流体系结构研究平台的拓展:MASA研究平台 | 第48-58页 |
| ·MASA研究平台框架 | 第48-49页 |
| ·流体系结构时钟精确模拟器:Msim | 第49-51页 |
| ·多核流处理器原型系统:TiSA-I | 第51-55页 |
| ·单核MASA-I SoC的实现 | 第52-53页 |
| ·多核TiSA-I平台的设计与实现 | 第53-55页 |
| ·编译器的改造:IStream-M和ISCD-M | 第55-56页 |
| ·流测试程序集扩充与完善 | 第56-57页 |
| ·小结 | 第57-58页 |
| 第四章 非规则流存储系统:高效能数据并行技术 | 第58-112页 |
| ·非规则流扩展模型 | 第58-64页 |
| ·非规则流定义 | 第58-59页 |
| ·非规则访存 | 第59-62页 |
| ·非规则计算 | 第62-63页 |
| ·流的态转换 | 第63-64页 |
| ·非规则流存储层次组织 | 第64-74页 |
| ·非规则流的影响 | 第64-69页 |
| ·非规则流存储已有研究工作 | 第69-70页 |
| ·非规则流存储层次方案 | 第70-74页 |
| ·双模式融合流存储系统——DSAM | 第74-97页 |
| ·DSAM体系结构 | 第74-79页 |
| ·模式可选的间接地址转换机制 | 第79-83页 |
| ·访问接口:流缓冲及其仲裁 | 第83-86页 |
| ·Kernel同步写策略 | 第86-89页 |
| ·编程接口 | 第89-91页 |
| ·编译支撑 | 第91-93页 |
| ·管理机制 | 第93-97页 |
| ·DSAM存储系统的比较分析 | 第97-102页 |
| ·数据搬移 | 第97-98页 |
| ·预取与失效管理粒度 | 第98-100页 |
| ·实例研究:二维FFT | 第100-102页 |
| ·性能评估 | 第102-110页 |
| ·程序性能 | 第103-107页 |
| ·失效率与平均访问延迟 | 第107-109页 |
| ·写缓冲大小的影响 | 第109-110页 |
| ·硬件开销 | 第110页 |
| ·小结 | 第110-112页 |
| 第五章 Kernel程序的LRF分配优化:高效能指令并行技术 | 第112-154页 |
| ·Kernel程序特征分析 | 第112-115页 |
| ·局部寄存器文件与计算簇结构 | 第115-116页 |
| ·Kernel编译器架构 | 第116-122页 |
| ·预处理 | 第118-119页 |
| ·VLIW指令调度 | 第119-121页 |
| ·后端处理 | 第121-122页 |
| ·溢出调度技术 | 第122-144页 |
| ·Kernel程序的寄存器分配难题与相关工作 | 第122-124页 |
| ·分布式局部寄存器文件过载特征 | 第124-126页 |
| ·溢出调度流程 | 第126-127页 |
| ·负载平移调度 | 第127-138页 |
| ·指令槽插入调度 | 第138-140页 |
| ·基于DAG图的基本块重划分调度 | 第140-144页 |
| ·性能评价 | 第144-152页 |
| ·负载平移 | 第144-149页 |
| ·指令槽插入 | 第149-150页 |
| ·基本块重划分 | 第150-152页 |
| ·小结 | 第152-154页 |
| 第六章 Tile化流体系结构:高效能多核并行技术 | 第154-190页 |
| ·流体系结构大规模扩展的基本思想 | 第154-157页 |
| ·TiSA微体系结构 | 第157-170页 |
| ·顶层硬件结构 | 第157-160页 |
| ·流传输协议 | 第160-167页 |
| ·流互连网络模块 | 第167-170页 |
| ·协同控制机制 | 第170页 |
| ·TiSA多核流程序设计与编译 | 第170-181页 |
| ·编程接口 | 第171-175页 |
| ·流编译 | 第175-181页 |
| ·硬件可扩展性:VLSI代价 | 第181-186页 |
| ·软件可扩展性:可获得性能 | 第186-189页 |
| ·小结 | 第189-190页 |
| 第七章 结束语 | 第190-195页 |
| ·工作总结 | 第190-192页 |
| ·未来的研究方向 | 第192-195页 |
| 致谢 | 第195-197页 |
| 参考文献 | 第197-208页 |
| 作者在学期间取得的学术成果 | 第208-211页 |
| 附录A Msim模拟器实现的基本方法和程序结构 | 第211-220页 |
| 附录B 部分流测试程序的映射方法 | 第220-232页 |
| 附录C 流体系结构VLSI扩展模型 | 第232-233页 |