| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 1 绪论 | 第8-14页 |
| ·选题背景 | 第8-9页 |
| ·微处理器技术 | 第9-10页 |
| ·电子安全系统的国内外发展状况 | 第10-12页 |
| ·电子安全系统的国外研究现状 | 第10-11页 |
| ·电子安全系统的国内研究现状 | 第11-12页 |
| ·本文主要研究工作 | 第12-13页 |
| ·本章小结 | 第13-14页 |
| 2 引信环境信息及引信安全逻辑控制电路方案可行性研究 | 第14-25页 |
| ·引信环境信息 | 第14-15页 |
| ·引信安全逻辑控制电路的整体方案 | 第15-18页 |
| ·可行性研究 | 第18-23页 |
| ·单微控制器在引信中的应用研究 | 第18-21页 |
| ·双微控制器在引信中的应用研究 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 3 引信安全逻辑控制电路设计 | 第25-43页 |
| ·引信安全逻辑控制电路设计方案 | 第25-26页 |
| ·加速度传感器和磁传感器 | 第26-28页 |
| ·MEMS加速度传感器 | 第27-28页 |
| ·磁传感器 | 第28页 |
| ·系统共用模块 | 第28-39页 |
| ·电源模块 | 第28-31页 |
| ·信号调理模块 | 第31-39页 |
| ·放大电路的设计 | 第31-34页 |
| ·滤波电路的设计 | 第34-36页 |
| ·A/D转换电路的设计 | 第36-39页 |
| ·时钟模块 | 第39-40页 |
| ·时钟频率的确定 | 第39页 |
| ·时钟电路的实现 | 第39-40页 |
| ·系统的可靠性设计 | 第40-42页 |
| ·系统小型化低功耗设计 | 第40-41页 |
| ·系统的抗干扰设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 硬件控制处理模块 | 第43-63页 |
| ·可编程逻辑器件介绍及其选用 | 第43-47页 |
| ·可编程逻辑器件的发展 | 第43页 |
| ·CPLD/FPGA的比较 | 第43-46页 |
| ·可编程逻辑器件的选用 | 第46-47页 |
| ·CPLD的外围硬件电路 | 第47-48页 |
| ·CPLD顶层逻辑设计 | 第48-50页 |
| ·CPLD底层模块设计 | 第50-60页 |
| ·复位调试逻辑设计 | 第51-52页 |
| ·AD采集控制逻辑设计以及 CPLD与ARM的接口逻辑 | 第52-55页 |
| ·时钟分频逻辑 | 第52-53页 |
| ·AD控制与接口转换以及 CPLD与ARM的接口逻辑 | 第53-55页 |
| ·信号算法设计 | 第55-60页 |
| ·模块综合及仿真验证 | 第60-61页 |
| ·CPLD的硬件实现 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 5 软件控制处理模块 | 第63-74页 |
| ·ARM7处理器介绍 | 第63-64页 |
| ·ARM7外围硬件电路设计 | 第64-69页 |
| ·ARM7复位电路 | 第64-66页 |
| ·串口通讯电路 | 第66-67页 |
| ·JTAG接口 | 第67-69页 |
| ·ARM7软件逻辑 | 第69-72页 |
| ·Boot装载程序 | 第69-71页 |
| ·用户程序代码 | 第71-72页 |
| ·本章小结 | 第72-74页 |
| 6 系统调试与实验 | 第74-82页 |
| ·系统硬件实物图 | 第74-75页 |
| ·系统的软硬件调试 | 第75-78页 |
| ·模拟部分的调试 | 第75-77页 |
| ·放大电路的调试 | 第75-76页 |
| ·滤波电路的调试 | 第76-77页 |
| ·数字电路以及软件的调试 | 第77-78页 |
| ·实验结果 | 第78-81页 |
| ·本章小结 | 第81-82页 |
| 论文总结与建议 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-88页 |
| 附录 A CPLD逻辑设计框图 | 第88-89页 |
| 附录 B CPLD波形仿真 | 第89页 |
