| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题研究背景和意义 | 第16页 |
| 1.2 研究现状和发展趋势 | 第16-17页 |
| 1.3 论文内容安排 | 第17-20页 |
| 第二章 数字信号处理系统设计 | 第20-32页 |
| 2.1 引言 | 第20页 |
| 2.2 信号处理器硬件平台设计方案 | 第20-22页 |
| 2.3 信号处理器硬件平台组成 | 第22-28页 |
| 2.3.1 电源模块部分 | 第22-24页 |
| 2.3.2 时钟模块部分 | 第24-25页 |
| 2.3.3 ADC部分 | 第25-26页 |
| 2.3.4 FPGA部分 | 第26-28页 |
| 2.3.5 DSP部分 | 第28页 |
| 2.4 信号处理器硬件平台接口关系 | 第28-31页 |
| 2.4.1 硬件平台外部接口关系 | 第28-29页 |
| 2.4.2 硬件平台内部接口关系 | 第29-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 数字信号处理系统FPGA开发 | 第32-50页 |
| 3.1 引言 | 第32页 |
| 3.2 FPGA系统总体设计 | 第32-34页 |
| 3.2.1 FPGA系统设计原则 | 第32-33页 |
| 3.2.2 FPGA时钟域划分 | 第33-34页 |
| 3.3 数字下变频算法 | 第34-38页 |
| 3.3.1 数字下变频算法原理 | 第34-37页 |
| 3.3.2 数字下变频算法的FPGA实现 | 第37-38页 |
| 3.4 脉冲压缩算法 | 第38-42页 |
| 3.4.1 脉冲压缩算法原理 | 第38-40页 |
| 3.4.2 脉冲压缩算法的FPGA实现 | 第40-42页 |
| 3.5 SRIO通信接口设计 | 第42-47页 |
| 3.5.1 SRIO通信原理 | 第42-43页 |
| 3.5.2 SRIO通信接口的FPGA实现与测试 | 第43-47页 |
| 3.6 FPGA系统资源占用和实时性分析 | 第47-48页 |
| 3.7 本章小结 | 第48-50页 |
| 第四章 弹载雷达综合测试系统及回波仿真 | 第50-64页 |
| 4.1 引言 | 第50页 |
| 4.2 弹载雷达综合测试系统及主要功能 | 第50-52页 |
| 4.2.1 弹载雷达综合测试系统 | 第50-51页 |
| 4.2.2 弹载雷达综合测试系统主要功能 | 第51-52页 |
| 4.3 弹载雷达综合测试系统软件以及通信接口 | 第52-55页 |
| 4.3.1 系统软件 | 第52-54页 |
| 4.3.2 系统通信接口 | 第54-55页 |
| 4.4 基于弹载雷达综合测试系统的回波仿真 | 第55-62页 |
| 4.4.1 基于弹载雷达综合测试系统的回波仿真流程 | 第55-60页 |
| 4.4.2 基于弹载雷达综合测试系统的回波仿真测试 | 第60-62页 |
| 4.5 本章小结 | 第62-64页 |
| 第五章 数字信号处理系统测试与验证 | 第64-80页 |
| 5.1 引言 | 第64页 |
| 5.2 系统测试验证方案 | 第64-67页 |
| 5.3 前端仿真测试 | 第67-73页 |
| 5.3.1 回波仿真参数设计 | 第67-68页 |
| 5.3.2 数字下变频算法仿真测试 | 第68-70页 |
| 5.3.3 脉冲压缩算法仿真测试 | 第70-73页 |
| 5.4 后端仿真测试 | 第73-78页 |
| 5.4.1 舰船回波仿真参数设计 | 第73-74页 |
| 5.4.2 DSP成像算法和上位机软件介绍 | 第74-76页 |
| 5.4.3 舰船成像测试结果 | 第76-78页 |
| 5.5 本章小结 | 第78-80页 |
| 结束语 | 第80-82页 |
| 参考文献 | 第82-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86-87页 |