| ABSTRACT | 第5-7页 |
| 摘要 | 第8-14页 |
| List of Symbols | 第14-16页 |
| List of Abbreviations | 第16-25页 |
| Chapter 1 Introduction | 第25-49页 |
| 1.1 Background | 第25-29页 |
| 1.2 Research Motivations | 第29-31页 |
| 1.3 Related Works | 第31-39页 |
| 1.3.1 Research Topics on Small Satellites | 第31-33页 |
| 1.3.2 Applications of MBD Approach | 第33-34页 |
| 1.3.3 SDR Implementations | 第34-36页 |
| 1.3.4 FPGA Implementations | 第36-37页 |
| 1.3.5 Research on MARC | 第37-39页 |
| 1.4 Research Objectives | 第39-42页 |
| 1.5 Main Contributions | 第42-46页 |
| 1.6 Organization | 第46-49页 |
| Chapter 2 Model-Based Design Approach for SDRs in ISCs | 第49-77页 |
| 2.1 Preliminary | 第49-50页 |
| 2.2 Features of SDRs in ISCs | 第50-55页 |
| 2.2.1 Power Supply | 第51-52页 |
| 2.2.2 Frequency Allocation | 第52-53页 |
| 2.2.3 Coding Schemes and Rate | 第53-54页 |
| 2.2.4 Modulation Types | 第54-55页 |
| 2.3 Superiorities of MBD for SDRs | 第55-58页 |
| 2.4 Model-Based Design Flow for SDRs | 第58-72页 |
| 2.4.1 ISC SDR Model | 第60-64页 |
| 2.4.2 Automatic Code Generation | 第64-66页 |
| 2.4.3 Deployment of Customized IP Cores | 第66-68页 |
| 2.4.4 Simulation | 第68-70页 |
| 2.4.5 In-the-loop Testing and Verification | 第70-72页 |
| 2.5 SDR Challenges in Small Satellites Application | 第72-76页 |
| 2.5.1 Space Environment Challenges | 第73-74页 |
| 2.5.2 Software Challenges | 第74页 |
| 2.5.3 Hardware Challenges | 第74-76页 |
| 2.6 Summary | 第76-77页 |
| Chapter 3 Low Power SDR Design for Transmitter Prototype | 第77-101页 |
| 3.1 Overview of SDR Platform and Transmitter Prototype | 第77-84页 |
| 3.1.1 Inner Architecture of ADC/DAC | 第79-81页 |
| 3.1.2 Inner Architecture of FPGA | 第81-83页 |
| 3.1.3 SDR Structure of Transmitter Prototype | 第83-84页 |
| 3.2 MBD for Transmitter Baseband Processor | 第84-95页 |
| 3.2.1 LDPC Encoder | 第85-92页 |
| 3.2.2 OQPSK Modulator | 第92-93页 |
| 3.2.3 Pulse Shaping Filter | 第93-95页 |
| 3.3 Transmitter RF Front End | 第95-99页 |
| 3.4 Summary | 第99-101页 |
| Chapter 4 Low Power SDR Design for Receiver Prototype | 第101-129页 |
| 4.1 SDR Structure of Receiver Prototype | 第101-104页 |
| 4.2 MBD for Receiver Baseband Processor | 第104-124页 |
| 4.2.1 Automatic Gain Control | 第104-108页 |
| 4.2.2 Frequency Compensation | 第108-113页 |
| 4.2.3 Timing Recovery | 第113-117页 |
| 4.2.4 Frame Synchronization | 第117-119页 |
| 4.2.5 Soft-Output Demodulator | 第119-120页 |
| 4.2.6 LDPC Decoder | 第120-124页 |
| 4.3 Receiver RF Front End | 第124-128页 |
| 4.4 Summary | 第128-129页 |
| Chapter 5 Low Power Scheme and SDR Design for Small Satellites Cluster | 第129-151页 |
| 5.1 Typical Structures of Small Satellites Cluster | 第129-131页 |
| 5.2 Inter-Satellite Link Equation | 第131-133页 |
| 5.3 Relay Model and SDR Design for Small Satellites Cluster | 第133-147页 |
| 5.3.1 System Model and its Capacity Region | 第135-136页 |
| 5.3.2 Application of a Joint Network LDPC Code over MARC | 第136-139页 |
| 5.3.3 Joint Network LDPC Decoding | 第139-143页 |
| 5.3.4 SDR Design for the Relay Satellite | 第143-145页 |
| 5.3.5 SDR Design for the Mother Satellite | 第145-147页 |
| 5.4 Simulation Results | 第147-150页 |
| 5.5 Summary | 第150-151页 |
| Chapter 6 FPGA Implementation and Performance Analysis | 第151-167页 |
| 6.1 Interfaces Between the Host Computer and SDR Platform | 第151-155页 |
| 6.1.1 Bit Data Generation Module | 第152页 |
| 6.1.2 Data Packing and Unpacking Module | 第152-153页 |
| 6.1.3 Data Printing Module | 第153-154页 |
| 6.1.4 Transmitter and Receiver Configuration | 第154-155页 |
| 6.2 Real-Time Test | 第155-161页 |
| 6.2.1 Test Platform | 第155-156页 |
| 6.2.2 Signals Collection and Analysis | 第156-160页 |
| 6.2.3 Real-time Data Printing | 第160-161页 |
| 6.2.4 Signal Quality in Real-Time Transmission | 第161页 |
| 6.3 Hardware Utilization and Power Consumption | 第161-162页 |
| 6.4 Performance Analysis and Comparison | 第162-166页 |
| 6.5 Summary | 第166-167页 |
| Chapter 7 Conclusion | 第167-173页 |
| 7.1 Research Conclusion | 第167-170页 |
| 7.2 Limitations of Current Work | 第170-171页 |
| 7.3 Future Works | 第171-173页 |
| References | 第173-189页 |
| Acknowledgements | 第189-191页 |
| Resume | 第191-193页 |
