基于FPGA的图像缩放算法的研究及其应用
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文主要内容及结构 | 第13-14页 |
| 1.3.1 主要研究内容 | 第13页 |
| 1.3.2 论文结构 | 第13-14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 图像插值理论及算法研究 | 第15-30页 |
| 2.1 图像插值理论 | 第15-17页 |
| 2.1.1 采样理论 | 第15-16页 |
| 2.1.2 图像插值的基本概念 | 第16-17页 |
| 2.2 理想插值 | 第17-19页 |
| 2.3 图像插值算法介绍 | 第19-27页 |
| 2.3.1 最邻近插值算法 | 第19-21页 |
| 2.3.2 双线性插值算法 | 第21-23页 |
| 2.3.3 双立方插值算法 | 第23-27页 |
| 2.4 图像插值算法比较 | 第27-29页 |
| 2.4.1 频域特性分析比较 | 第27-28页 |
| 2.4.2 MATLAB对比分析 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 算法应用实现方案 | 第30-38页 |
| 3.1 硬件平台简介 | 第30-31页 |
| 3.2 FPGA工作原理与设计思想 | 第31-33页 |
| 3.2.1 FPGA工作原理与开发环境 | 第31-32页 |
| 3.2.2 FPGA设计思想 | 第32-33页 |
| 3.3 系统整体方案设计 | 第33-35页 |
| 3.4 FPGA系统实现方案与工作流程 | 第35-36页 |
| 3.4.1 FPGA系统实现方案 | 第35-36页 |
| 3.4.2 FPGA系统工作流程 | 第36页 |
| 3.5 主要技术指标 | 第36-37页 |
| 3.6 本章小结 | 第37-38页 |
| 第四章 FPGA系统模块实现 | 第38-60页 |
| 4.1 双线性插值算法缩放内核 | 第38-46页 |
| 4.1.1 双线性插值算法缩放内核结构 | 第38-39页 |
| 4.1.2 双线性插值算法插值计算单元结构 | 第39-41页 |
| 4.1.3 双线性插值算法控制单元设计 | 第41-46页 |
| 4.2 双立方插值算法缩放内核 | 第46-53页 |
| 4.2.1 双立方插值算法缩放内核结构 | 第46-47页 |
| 4.2.2 双立方插值算法插值计算单元结构 | 第47-49页 |
| 4.2.3 双立方插值算法控制单元设计 | 第49-53页 |
| 4.3 视频格式自动识别单元 | 第53-54页 |
| 4.4 SDRAM缓存控制单元 | 第54-56页 |
| 4.5 时钟管理与重配置单元 | 第56-57页 |
| 4.6 输出时序配置单元 | 第57-59页 |
| 4.7 本章小结 | 第59-60页 |
| 第五章 系统验证与分析 | 第60-70页 |
| 5.1 模块验证与分析 | 第60-65页 |
| 5.1.1 双线性插值算法插值内核验证与分析 | 第60-61页 |
| 5.1.2 双立方插值算法插值内核验证与分析 | 第61页 |
| 5.1.3 视频格式自动识别验证与分析 | 第61-62页 |
| 5.1.4 SDRAM缓存控制验证与分析 | 第62页 |
| 5.1.5 时钟管理与重配置验证与分析 | 第62-63页 |
| 5.1.6 输出时序配置验证与分析 | 第63-65页 |
| 5.2 系统整体验证与分析 | 第65-69页 |
| 5.3 本章小结 | 第69-70页 |
| 结论与展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 附录A (攻读学位期间发表论文目录) | 第76页 |
