基于SoC的无线通信平台设计与实现
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.2.1 无线通信发展现状 | 第10-12页 |
| 1.2.2 SoC片上系统现状 | 第12-13页 |
| 1.3 主要工作及研究内容 | 第13-14页 |
| 1.4 论文目录安排 | 第14-15页 |
| 第二章 SoC无线通信平台理论基础 | 第15-21页 |
| 2.1 软件无线电基础理论 | 第15-17页 |
| 2.1.1 软件无线电的定义及特点 | 第15-16页 |
| 2.1.2 软件无线电的基本结构 | 第16-17页 |
| 2.2 SoC基本理论 | 第17-20页 |
| 2.2.1 SoC的基础架构 | 第17-18页 |
| 2.2.2 软件无线电平台分析 | 第18-19页 |
| 2.2.3 SoC-SDR架构 | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 无线通信平台设计 | 第21-40页 |
| 3.1 平台需求分析 | 第21页 |
| 3.2 平台指标 | 第21-22页 |
| 3.3 总体方案设计 | 第22页 |
| 3.4 平台主要芯片选型 | 第22-24页 |
| 3.4.1 主控SoC芯片方案 | 第23页 |
| 3.4.2 射频前端收发芯片方案 | 第23-24页 |
| 3.5 电路详细设计 | 第24-33页 |
| 3.5.1 电源电路设计 | 第24-27页 |
| 3.5.2 数字信号处理单元设计 | 第27-28页 |
| 3.5.3 射频单元设计 | 第28-29页 |
| 3.5.4 DDR3储存单元设计 | 第29-30页 |
| 3.5.5 QuadSPI存储单元设计 | 第30-31页 |
| 3.5.6 USB接口电路设计 | 第31-32页 |
| 3.5.7 以太网接口电路设计 | 第32-33页 |
| 3.6 印制电路板设计 | 第33-39页 |
| 3.6.1 PCB叠层结构 | 第33-34页 |
| 3.6.2 PCB布局 | 第34-35页 |
| 3.6.3 PCB布线 | 第35-37页 |
| 3.6.4 PCB后处理 | 第37-39页 |
| 3.7 本章小结 | 第39-40页 |
| 第四章 SoC系统设计 | 第40-61页 |
| 4.1 SoC系统整体方案设计 | 第40-41页 |
| 4.2 PS单元设计 | 第41-46页 |
| 4.2.1 片上外设设计 | 第41-43页 |
| 4.2.2 ARM功能划分 | 第43-45页 |
| 4.2.3 启动过程 | 第45-46页 |
| 4.3 PL单元设计 | 第46-52页 |
| 4.3.1 PS-PL通信接口 | 第46-50页 |
| 4.3.2 数字-射频接口 | 第50-52页 |
| 4.3.3 数字信号处理单元 | 第52页 |
| 4.4 802.11 a通信系统基带设计 | 第52-59页 |
| 4.4.1 信道编码/译码 | 第54-56页 |
| 4.4.2 OFDM同步 | 第56-58页 |
| 4.4.3 信道估计 | 第58-59页 |
| 4.5 资源消耗与布局布线 | 第59-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 系统测试 | 第61-71页 |
| 5.1 测试环境 | 第61页 |
| 5.2 平台硬件测试 | 第61-66页 |
| 5.2.1 电源测试 | 第61-62页 |
| 5.2.2 板卡启动功能测试 | 第62-63页 |
| 5.2.3 DDR3测试 | 第63-64页 |
| 5.2.4 射频单元测试 | 第64-66页 |
| 5.3 SoC主要模块测试 | 第66-68页 |
| 5.4 平台通信收发验证 | 第68-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-72页 |
| 6.1 全文总结 | 第71页 |
| 6.2 展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-74页 |
