| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究的背景和价值 | 第11-13页 |
| 1.2 TIS-B在国内外的发展 | 第13-14页 |
| 1.2.1 国外概况 | 第13页 |
| 1.2.2 国内概况 | 第13-14页 |
| 1.3 本文主要工作 | 第14-15页 |
| 1.4 本论文的结构安排 | 第15-16页 |
| 第二章 TIS-B系统简介 | 第16-26页 |
| 2.1 TIS-B概念及必备应用条件 | 第16-18页 |
| 2.1.1 TIS-B概念 | 第16-17页 |
| 2.1.2 TIS-B地面基站组网 | 第17页 |
| 2.1.3 CDTI显示设备 | 第17-18页 |
| 2.2 TIS-B的数据帧格式 | 第18-21页 |
| 2.2.1 TIS-B信号报头 | 第18-19页 |
| 2.2.2 TIS-B信号数据位 | 第19-21页 |
| 2.2.2.1 数据位结构 | 第19-20页 |
| 2.2.2.2 数据位的调制方式 | 第20-21页 |
| 2.3 TIS-B的基本工作原理 | 第21-25页 |
| 2.3.1 地面发射子系统 | 第21-23页 |
| 2.3.1.1 TIS-B数据源 | 第22页 |
| 2.3.1.2 TIS-B航迹融合 | 第22-23页 |
| 2.3.1.3 TIS-B编码成帧系统 | 第23页 |
| 2.3.1.4 PPM基带调制及报头添加 | 第23页 |
| 2.3.2 机载接收子系统 | 第23-25页 |
| 2.3.2.1 检测TIS-B信号 | 第24页 |
| 2.3.2.2 提取TIS-B数据 | 第24页 |
| 2.3.2.3 校验提取的数据 | 第24-25页 |
| 2.3.2.4 数据解码和空中交通报告的形成 | 第25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 TIS-B数字处理算法的研究 | 第26-53页 |
| 3.1 传统 1090MHz数据链关键算法 | 第26-33页 |
| 3.1.1 航迹融合 | 第26-28页 |
| 3.1.2 信号识别技术 | 第28-30页 |
| 3.1.2.1 脉冲检测 | 第28-29页 |
| 3.1.2.2 报头检测 | 第29-30页 |
| 3.1.3 信号比特位提取 | 第30-32页 |
| 3.1.4 差错控制 | 第32-33页 |
| 3.1.4.1 循环冗余检错处理 | 第32页 |
| 3.1.4.2 蛮力纠检错技术 | 第32-33页 |
| 3.2 对 1090MHz数据链部分关键算法进行改进 | 第33-51页 |
| 3.2.1 添加自相关滤波处理 | 第33-39页 |
| 3.2.1.1 算法原理 | 第34-36页 |
| 3.2.1.2 算法MATLAB仿真验证及对比分析 | 第36-39页 |
| 3.2.2 改进的信号识别技术 | 第39-47页 |
| 3.2.2.1 算法原理 | 第40-41页 |
| 3.2.2.2 两种脉冲检测方法对单脉冲检测的MATLAB仿真及对比 | 第41-46页 |
| 3.2.2.3 结合滤波算法后的检测效果对比 | 第46-47页 |
| 3.2.3 改进的循环冗余纠错技术 | 第47-51页 |
| 3.2.3.1 纠检错预处理方法 | 第47-49页 |
| 3.2.3.2 纠检错预处理与蛮力纠错相结合 | 第49-50页 |
| 3.2.3.3 纠错处理的MATLAB仿真及对比 | 第50-51页 |
| 3.3 本章小结 | 第51-53页 |
| 第四章 TIS-B数字处理系统的硬件实现 | 第53-77页 |
| 4.1 TIS-B数字处理系统的硬件架构 | 第53-54页 |
| 4.2 FPGA的设计与实现 | 第54-73页 |
| 4.2.1 FPGA的设计与开发介绍 | 第54-56页 |
| 4.2.1.1 自顶向下的FPGA设计思想 | 第54-55页 |
| 4.2.1.2 FPGA的开发流程 | 第55-56页 |
| 4.2.1.3 FPGA的开发工具 | 第56页 |
| 4.2.2 FPGA芯片选型 | 第56-57页 |
| 4.2.3 TIS-B系统的总体逻辑设计 | 第57页 |
| 4.2.4 FPGA与ARM通信接.的实现 | 第57-59页 |
| 4.2.5 PPM基带调制及报头添加的实现 | 第59-60页 |
| 4.2.6 自相关滤波模块的实现 | 第60-62页 |
| 4.2.7 报头检测模块的实现 | 第62-64页 |
| 4.2.8 比特位提取模块的实现 | 第64-66页 |
| 4.2.9 纠检错模块的实现 | 第66-73页 |
| 4.2.9.1 112比特信息的缓存的实现 | 第67页 |
| 4.2.9.2 检错模块的实现 | 第67-68页 |
| 4.2.9.3 低置信度统计模块的实现 | 第68-69页 |
| 4.2.9.4 校正子的存储与获取 | 第69页 |
| 4.2.9.5 纠错过程的时序同步 | 第69-70页 |
| 4.2.9.6 纠错预处理的实现 | 第70-72页 |
| 4.2.9.7 更新错误校正子和低置信度位置 | 第72-73页 |
| 4.2.9.8 蛮力纠错处理流程控制与实现 | 第73页 |
| 4.3 其他硬件实现 | 第73-75页 |
| 4.3.1 AD芯片 | 第73-74页 |
| 4.3.2 电源芯片 | 第74-75页 |
| 4.4 最终实现结果 | 第75-76页 |
| 4.5 本章小结 | 第76-77页 |
| 第五章 TIS-B系统硬件测试及验证 | 第77-89页 |
| 5.1 测试及验证工具介绍 | 第77-78页 |
| 5.1.1 SMU200A矢量信号发生器 | 第77页 |
| 5.1.2 ChipScope Pro工具介绍 | 第77-78页 |
| 5.2 FPGA模块的板级验证 | 第78-83页 |
| 5.2.1 FPGA与ARM通信接 | 第78-79页 |
| 5.2.2 PPM基带调制及报头添加 | 第79页 |
| 5.2.3 滤波处理 | 第79-80页 |
| 5.2.4 报头检测 | 第80页 |
| 5.2.5 比特位及置信度提取 | 第80-81页 |
| 5.2.6 检错与纠错处理 | 第81-82页 |
| 5.2.7 FPGA对信号整体处理 | 第82-83页 |
| 5.2.8 模块验证结果分析 | 第83页 |
| 5.3 TIS-B数字处理系统信号的产生及接收测试 | 第83-88页 |
| 5.3.1 发射信号测试 | 第83-84页 |
| 5.3.2 接收信号测试 | 第84-88页 |
| 5.3.2.1 测试数据源的产生 | 第84-86页 |
| 5.3.2.2 测试结果显示 | 第86-87页 |
| 5.3.2.3 测试结果分析 | 第87-88页 |
| 5.4 本章小结 | 第88-89页 |
| 第六章 总结及展望 | 第89-91页 |
| 6.1 总结 | 第89页 |
| 6.2 展望 | 第89-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-95页 |
| 攻硕期间取得的研究成果 | 第95-96页 |
