| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10页 |
| 1.2 分布式雷达控制及信号预处理系统硬件平台及FPGA相关技术 | 第10-12页 |
| 1.3 高速电路和信号完整性 | 第12-13页 |
| 1.4 论文研究的主要内容及各章节安排 | 第13-14页 |
| 第二章 信号完整性相关理论 | 第14-21页 |
| 2.1 信号边沿时间与带宽的关系 | 第14-15页 |
| 2.2 传输线相关理论 | 第15-16页 |
| 2.3 影响传输线特性阻抗的几个因素 | 第16-17页 |
| 2.4 阻抗匹配与传输线拓扑结构 | 第17-19页 |
| 2.5 信号的串扰 | 第19页 |
| 2.6 差分信号传输特性 | 第19-21页 |
| 第三章 分布式雷达控制及信号预处理系统方案及关键器件选型 | 第21-31页 |
| 3.1 分布式雷达控制及信号预处理系统架构 | 第21-22页 |
| 3.2 整个系统关键器件选型和接口方案的确定 | 第22-30页 |
| 3.2.1 主芯片FPGA及配置芯片的选择 | 第22-26页 |
| 3.2.2 串口通信接口方案及芯片选择 | 第26-27页 |
| 3.2.3 运放接口及差分驱动芯片选择 | 第27-28页 |
| 3.2.4 系统电源方案及芯片选择 | 第28-30页 |
| 3.3 本章小结 | 第30-31页 |
| 第四章 分布式雷达控制及信号预处理系统硬件的设计实现 | 第31-47页 |
| 4.1 分布式雷达控制及信号预处理系统信号输入输出关系 | 第31-37页 |
| 4.1.1 FPGA引脚分配及配置电路设计 | 第31-33页 |
| 4.1.2 串行接口电路设计 | 第33页 |
| 4.1.3 电源模块及其它相关电路实现 | 第33-37页 |
| 4.2 分布式雷达控制及信号预处理系统的PCB设计 | 第37-42页 |
| 4.2.1 PCB叠层设计及器件封装制作 | 第37-39页 |
| 4.2.2 PCB电源设计 | 第39-40页 |
| 4.2.3 PCB在约束条件下布局布线 | 第40-42页 |
| 4.3 分布式雷达控制及信号预处理系统的PCB关键信号后仿真 | 第42-46页 |
| 4.3.1 信号完整性仿真前期准备 | 第42-44页 |
| 4.3.2 关键信号的信号完整性仿真 | 第44-46页 |
| 4.4 本章小结 | 第46-47页 |
| 第五章 分布式雷达目标信息预处理关键模块实现 | 第47-59页 |
| 5.1 CORDIC算法实现正弦、余弦 | 第47-51页 |
| 5.1.1 CORDIC简介 | 第47页 |
| 5.1.2 CORDIC算法的原理 | 第47-50页 |
| 5.1.3 CORDIC算法的FPGA实现 | 第50-51页 |
| 5.2 FPGA实现单精度浮点加法器 | 第51-54页 |
| 5.2.1 浮点数的各种数据格式 | 第51-52页 |
| 5.2.2 单精度浮点加法器实现原理 | 第52-53页 |
| 5.2.3 浮点加法器时序仿真 | 第53-54页 |
| 5.3 FPGA实现单精度浮点乘法器 | 第54-57页 |
| 5.3.1 单精度浮点乘法器的实现原理 | 第54-55页 |
| 5.3.2 模块实现仿真 | 第55-57页 |
| 5.4 FPGA实现单精度浮点数与定点数的相互转换 | 第57-58页 |
| 5.5 本章小结 | 第58-59页 |
| 第六章 分布式雷达目标信息预处理 | 第59-72页 |
| 6.1 理论分析目标信息预处理原理 | 第59-60页 |
| 6.2 分布式雷达接收目标信息 | 第60-62页 |
| 6.3 阵列到目标的距离 | 第62-65页 |
| 6.3.1 阵列到目标的距离计算方法 | 第62-63页 |
| 6.3.2 阵列到目标距离的FPGA实现 | 第63-65页 |
| 6.4 阵列到目标的方位角 | 第65-68页 |
| 6.4.1 阵列到目标的方位角计算方法 | 第65-66页 |
| 6.4.2 阵列到目标方位角的FPGA实现 | 第66-68页 |
| 6.5 阵列到目标的俯仰角 | 第68-72页 |
| 6.5.1 阵列到目标的俯仰角计算方法 | 第68-69页 |
| 6.5.2 阵列到目标俯仰角的FPGA实现 | 第69-72页 |
| 第七章 论文总结 | 第72-73页 |
| 7.1 全文工作总结 | 第72页 |
| 7.2 后期工作及展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
