| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 时间同步技术的国内外研究现状 | 第12-13页 |
| 1.2.1 配网自动化中时间同步技术的研究现状 | 第12-13页 |
| 1.2.2 IEEE1588技术在电力系统中的应用现状 | 第13页 |
| 1.3 本文研究的主要内容 | 第13-15页 |
| 第2章 智能配电网时钟同步技术 | 第15-23页 |
| 2.1 智能配电网时钟同步需求 | 第15-16页 |
| 2.2 时钟同步技术 | 第16-18页 |
| 2.2.1 电网常用通信技术 | 第16-17页 |
| 2.2.2 电网的同步校时手段 | 第17-18页 |
| 2.3 比较与总结 | 第18-23页 |
| 第3章 IEEE1588校时技术 | 第23-33页 |
| 3.1 PTP体系 | 第23-27页 |
| 3.1.1 PTP报文 | 第24页 |
| 3.1.2 PTP时钟同步原理 | 第24-26页 |
| 3.1.3 协议栈抖动 | 第26-27页 |
| 3.2 PTP时钟模型 | 第27-30页 |
| 3.2.1 普通时钟 | 第27页 |
| 3.2.2 边界时钟 | 第27-28页 |
| 3.2.3 透明时钟 | 第28-30页 |
| 3.3 最佳主时钟算法 | 第30-33页 |
| 3.3.1 数据集比较法 | 第30-31页 |
| 3.3.2 状态决定算法 | 第31页 |
| 3.3.3 协议引擎状态机 | 第31-33页 |
| 第4章 基于IEEE1588的广域坚强校时体系 | 第33-45页 |
| 4.1 配电网通信系统的典型方案 | 第33-35页 |
| 4.1.1 骨干层的典型拓扑结构 | 第33-34页 |
| 4.1.2 接入层的典型拓扑结构 | 第34-35页 |
| 4.2 时钟校时区域分割方案 | 第35-40页 |
| 4.2.1 骨干层时钟节点模型 | 第35-36页 |
| 4.2.2 接入层时钟节点模型 | 第36-37页 |
| 4.2.3 时钟校时区域的分割原则 | 第37-40页 |
| 4.3 时钟源注入点方案 | 第40-42页 |
| 4.4 校时冗余方案 | 第42-45页 |
| 4.4.1 骨干层校时冗余方案 | 第42-43页 |
| 4.4.2 接入层校时冗余方案 | 第43-45页 |
| 第5章 IEEE1588在智能配电终端中的实现方案 | 第45-63页 |
| 5.1 硬件实现平台 | 第45-46页 |
| 5.2 软件实现平台 | 第46页 |
| 5.3 STM32F4的IEEE1588功能 | 第46-49页 |
| 5.3.1 PTP帧的时间戳信息接口 | 第46-47页 |
| 5.3.2 PTP基准时钟源 | 第47页 |
| 5.3.3 PTP系统时间校准方法 | 第47-49页 |
| 5.4 支持PTP的RT-Thread网络接口 | 第49-50页 |
| 5.5 PTPd组件在RT-Thread中的移植 | 第50-60页 |
| 5.5.1 PTPd体系结构 | 第50-51页 |
| 5.5.2 基本数据类型 | 第51页 |
| 5.5.3 报文处理功能的移植 | 第51-56页 |
| 5.5.4 IEEE1588协议引擎 | 第56-57页 |
| 5.5.5 最佳主时钟算法 | 第57-59页 |
| 5.5.6 PTP同步 | 第59-60页 |
| 5.6 测试结果 | 第60-63页 |
| 5.6.1 测试方法 | 第60页 |
| 5.6.2 测试结果分析 | 第60-63页 |
| 第6章 结论与展望 | 第63-65页 |
| 6.1 本文总结 | 第63页 |
| 6.2 工作展望 | 第63-65页 |
| 参考文献 | 第65-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士学位期间取得的成果 | 第72-73页 |
| 学位论文评阅及答辩情况表 | 第73页 |