低功耗MPSoC片上总线关键技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题来源及背景 | 第9-11页 |
| ·论文研究内容 | 第11页 |
| ·论文章节安排 | 第11-13页 |
| 第二章 低功耗SoC 片上总线概述 | 第13-35页 |
| ·SoC 技术概述 | 第13-14页 |
| ·低功耗SoC 的设计方法 | 第14-21页 |
| ·芯片功耗的主要类型 | 第14-15页 |
| ·SoC 的功耗分析 | 第15-21页 |
| ·常见的OCB 介绍 | 第21-32页 |
| ·概述 | 第21-22页 |
| ·AMBA | 第22-29页 |
| ·CoreConnect | 第29-31页 |
| ·Wishbone | 第31-32页 |
| ·系统总线设计方案 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第三章 MPSoC 系统总线IP 核设计 | 第35-45页 |
| ·系统总线设计 | 第35-42页 |
| ·系统总线仲裁器设计 | 第36-40页 |
| ·系统总线译码电路设计 | 第40-42页 |
| ·低功耗系统总线的设计 | 第42-43页 |
| ·本章小结 | 第43-45页 |
| 第四章 MPSoC 内存控制器接口IP 核设计 | 第45-53页 |
| ·内存控制器接口电路 | 第45-47页 |
| ·SRAM 控制器介绍 | 第45-46页 |
| ·内存控制器接口电路 | 第46-47页 |
| ·内存控制器接口地址映射设计 | 第47-52页 |
| ·地址映射模块简介 | 第48-50页 |
| ·片上模块地址映射关系的硬件实现方法 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 SoC 系统仿真验证及优化 | 第53-63页 |
| ·仿真验证方案 | 第53-57页 |
| ·系统总线仿真验证方案 | 第53-54页 |
| ·内存控制器接口仿真验证方案 | 第54-55页 |
| ·SoC 系统仿真验证方案 | 第55-57页 |
| ·IP 核功能仿真验证 | 第57-60页 |
| ·系统总线IP 核仿真验证 | 第57-58页 |
| ·内存控制器接口IP 核仿真验证 | 第58-60页 |
| ·SoC 系统仿真验证 | 第60-61页 |
| ·低功耗优化 | 第61-62页 |
| ·门控时钟设计 | 第61-62页 |
| ·地址总线零翻转编解码设计 | 第62页 |
| ·本章小结 | 第62-63页 |
| 第六章 工作总结与展望 | 第63-65页 |
| ·工作总结 | 第63-64页 |
| ·展望 | 第64-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究成果 | 第71-72页 |
